JP2002091338A - アレイ基板およびその製造方法ならびに液晶表示素子 - Google Patents
アレイ基板およびその製造方法ならびに液晶表示素子Info
- Publication number
- JP2002091338A JP2002091338A JP2000276765A JP2000276765A JP2002091338A JP 2002091338 A JP2002091338 A JP 2002091338A JP 2000276765 A JP2000276765 A JP 2000276765A JP 2000276765 A JP2000276765 A JP 2000276765A JP 2002091338 A JP2002091338 A JP 2002091338A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- substrate
- array substrate
- thin film
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 配線の段切れが生じることおよび工程数が増
えることを防止するとともに、配線形状を改善し、かつ
ＩＴＯとの電蝕をも防止することを可能にする。 【解決手段】 透明な基板１と、この基板上に形成され
た複数本の走査線５と、この走査線と交差するように基
板上に形成された複数本の信号線と、走査線と信号線と
の交差点毎に設けられ、対応する走査線の電圧に基づい
て対応する信号線からの信号を取り込む薄膜トランジス
タと、各薄膜トランジスタに対応して設けられ、薄膜ト
ランジスタによって取り込まれた信号を受ける画素電極
１０と、を備え、信号線は絶縁膜９上に形成された第１
の金属層１７とこの第１の金属層上に形成された第２の
金属層１０からなる積層配線であって、第１および第２
の金属層は、主成分が同一でかつ銀、金、または銅のう
ち少なくとも一の元素を含む金属層であることを特徴と
する。
えることを防止するとともに、配線形状を改善し、かつ
ＩＴＯとの電蝕をも防止することを可能にする。 【解決手段】 透明な基板１と、この基板上に形成され
た複数本の走査線５と、この走査線と交差するように基
板上に形成された複数本の信号線と、走査線と信号線と
の交差点毎に設けられ、対応する走査線の電圧に基づい
て対応する信号線からの信号を取り込む薄膜トランジス
タと、各薄膜トランジスタに対応して設けられ、薄膜ト
ランジスタによって取り込まれた信号を受ける画素電極
１０と、を備え、信号線は絶縁膜９上に形成された第１
の金属層１７とこの第１の金属層上に形成された第２の
金属層１０からなる積層配線であって、第１および第２
の金属層は、主成分が同一でかつ銀、金、または銅のう
ち少なくとも一の元素を含む金属層であることを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明はアレイ基板およびそ
の製造方法ならびに液晶表示素子に関する。
の製造方法ならびに液晶表示素子に関する。
【０００２】
【従来の技術】一般に、現在用いられている液晶表示素
子は、各々が、電極を有する２枚の透明基板の間に液晶
を挟持し、２枚の基板の周囲が液晶封入口をのぞいて接
着剤で固定され、上記液晶封入口が封止材で封止された
構成となっている。例えば図５に示すように、アクティ
ブマトリクス型液晶表示素子は、アレイ基板１００と、
対向基板２００との間に液晶を挟持した構成となってい
る。アレイ基板１００は透明な絶縁性基板（例えばガラ
ス基板）１０１の表示領域１０２ａに、マトリクス状に
配設された複数の信号線１０３および複数の走査線１０
４と、上記信号線１０３と走査線１０４との交差部毎に
形成された薄膜トランジスタ（以下、ＴＦＴ（Thin Fil
m Transistor)とも言う)からなるスイッチング素子１０
５と、このスイッチング素子毎に設けられた画素電極１
０６と、が形成された構成となっている。各スイッチン
グ素子１０５のゲートは対応する走査線１０４に接続さ
れ、ソースおよびドレインのうちの一方が対応する信号
線１０３に接続され、他方が画素電極１０６に接続され
た構成となっている。
子は、各々が、電極を有する２枚の透明基板の間に液晶
を挟持し、２枚の基板の周囲が液晶封入口をのぞいて接
着剤で固定され、上記液晶封入口が封止材で封止された
構成となっている。例えば図５に示すように、アクティ
ブマトリクス型液晶表示素子は、アレイ基板１００と、
対向基板２００との間に液晶を挟持した構成となってい
る。アレイ基板１００は透明な絶縁性基板（例えばガラ
ス基板）１０１の表示領域１０２ａに、マトリクス状に
配設された複数の信号線１０３および複数の走査線１０
４と、上記信号線１０３と走査線１０４との交差部毎に
形成された薄膜トランジスタ（以下、ＴＦＴ（Thin Fil
m Transistor)とも言う)からなるスイッチング素子１０
５と、このスイッチング素子毎に設けられた画素電極１
０６と、が形成された構成となっている。各スイッチン
グ素子１０５のゲートは対応する走査線１０４に接続さ
れ、ソースおよびドレインのうちの一方が対応する信号
線１０３に接続され、他方が画素電極１０６に接続され
た構成となっている。
【０００３】またアレイ基板１００は、透明な絶縁性基
板１０１の周辺の非表示領域１０２ｂに、ＴＦＴを有す
る駆動回路１１０およびこれらの駆動回路１１０に接続
されて外部から電力や信号を供給するための外部端子１
２０がさらに形成された構成となっていても良い。
板１０１の周辺の非表示領域１０２ｂに、ＴＦＴを有す
る駆動回路１１０およびこれらの駆動回路１１０に接続
されて外部から電力や信号を供給するための外部端子１
２０がさらに形成された構成となっていても良い。
【０００４】一方、対向基板２００は透明な絶縁性基板
２０１の一表面上にＩＴＯ(IndiumTin Oxide) からなる
透明導電膜が対向電極２０３として形成された構成とな
っている。
２０１の一表面上にＩＴＯ(IndiumTin Oxide) からなる
透明導電膜が対向電極２０３として形成された構成とな
っている。
【０００５】これらの基板１００，２００は所定の間隙
を有するように対向配置される。そして、アレイ基板１
００の表示領域１０２ａを囲むように非表示領域１０２
ｂ上に塗布したシール材３００によって貼り合わされ
る。シール材３００には、図５に示すように液晶材料を
注入する注入口３０１が形成されている。そして上記基
板１００，２００の貼り合せ後にこの注入口３０１を通
して液晶組成物（図示せず）が間隙内に注入され、封止
されることにより液晶表示素子が完成される。なお、液
晶表示素子がカラー液晶表示素子である場合には、対向
基板２００またはアレイ基板１００の一方にカラーフィ
ルタ層が形成される構成となる。
を有するように対向配置される。そして、アレイ基板１
００の表示領域１０２ａを囲むように非表示領域１０２
ｂ上に塗布したシール材３００によって貼り合わされ
る。シール材３００には、図５に示すように液晶材料を
注入する注入口３０１が形成されている。そして上記基
板１００，２００の貼り合せ後にこの注入口３０１を通
して液晶組成物（図示せず）が間隙内に注入され、封止
されることにより液晶表示素子が完成される。なお、液
晶表示素子がカラー液晶表示素子である場合には、対向
基板２００またはアレイ基板１００の一方にカラーフィ
ルタ層が形成される構成となる。
【０００６】この液晶表示素子の配線または電極材料に
は主にアルミニウムまたはアルミニウム合金が用いられ
ている。しかしながらアルミニウムおよびアルミニウム
合金を配線または電極材料として用いた場合には、以下
に示すような問題点がある。 （１）比抵抗が大きいため、配線容量の影響が大きくな
る。 （２）アルカリ溶液に溶解する。 （３）シリコン半導体中に拡散するためシリコン半導体
と直接コンタクトがとれない。 （４）透明画素電極材料として用いられるＩＴＯ（Indi
um Tin Oxide)と電蝕を起こし、表示不良が発生するた
め、ＩＴＯからなる画素電極と直接コンタクトがとれな
い。
は主にアルミニウムまたはアルミニウム合金が用いられ
ている。しかしながらアルミニウムおよびアルミニウム
合金を配線または電極材料として用いた場合には、以下
に示すような問題点がある。 （１）比抵抗が大きいため、配線容量の影響が大きくな
る。 （２）アルカリ溶液に溶解する。 （３）シリコン半導体中に拡散するためシリコン半導体
と直接コンタクトがとれない。 （４）透明画素電極材料として用いられるＩＴＯ（Indi
um Tin Oxide)と電蝕を起こし、表示不良が発生するた
め、ＩＴＯからなる画素電極と直接コンタクトがとれな
い。
【０００７】これらの問題点に対して種々の対策が行わ
れている。配線容量に関しては配線の断面積を大きくす
ることで解決できるが、デバイスの微細化が進むにつれ
て配線の幅を小さくすることが要求されるため、その分
配線を厚くするしかない。ところが配線を厚くすると、
上の層に積む別の配線が段切れを起こしやすくなる等の
問題が生じ、配線を厚くするのにも限界がある。
れている。配線容量に関しては配線の断面積を大きくす
ることで解決できるが、デバイスの微細化が進むにつれ
て配線の幅を小さくすることが要求されるため、その分
配線を厚くするしかない。ところが配線を厚くすると、
上の層に積む別の配線が段切れを起こしやすくなる等の
問題が生じ、配線を厚くするのにも限界がある。
【０００８】そこで比抵抗の小さい配線材料として銅を
用いる試みがなされているが加工が困難なため未だ広く
は実用化されていない。
用いる試みがなされているが加工が困難なため未だ広く
は実用化されていない。
【０００９】また、配線加工後のアルカリ溶液を使用す
る工程においてはアルミ配線の上にパッシベーション層
を形成することで対策がなされているが、工程数が増
え、コスト増につながっている。シリコン半導体とのコ
ンタクトに関してはアルミニウムまたはアルミニウム合
金とシリコン半導体との間に半導体とのコンタクトに関
して問題の無い金属からなるバリア層を形成することで
対策されている。しかし、バリア層を設けることは、工
程増、コスト増につながる。
る工程においてはアルミ配線の上にパッシベーション層
を形成することで対策がなされているが、工程数が増
え、コスト増につながっている。シリコン半導体とのコ
ンタクトに関してはアルミニウムまたはアルミニウム合
金とシリコン半導体との間に半導体とのコンタクトに関
して問題の無い金属からなるバリア層を形成することで
対策されている。しかし、バリア層を設けることは、工
程増、コスト増につながる。
【００１０】ＩＴＯとの電蝕に関してもアルミニウムま
たはアルミニウム合金とＩＴＯとの間にＩＴＯと電蝕を
起こさない金属を積層することで対策しているが、これ
により工程増、コスト増になるだけなく、エッチング加
工が複雑な工程になってしまっている。
たはアルミニウム合金とＩＴＯとの間にＩＴＯと電蝕を
起こさない金属を積層することで対策しているが、これ
により工程増、コスト増になるだけなく、エッチング加
工が複雑な工程になってしまっている。
【００１１】これに対し、最近では上記問題を全て解決
できる配線または電極材料として銀および銀合金に注目
が集まっている。銀は金属の中で最も比抵抗の小さい材
料であり、数％の添加元素を加えた銀合金でも比抵抗が
小さい。また、アルカリ耐性にも優れており、シリコン
半導体とのコンタクトも良好であることが確認されてい
る。また、ＩＴＯとの電蝕も起こさない。
できる配線または電極材料として銀および銀合金に注目
が集まっている。銀は金属の中で最も比抵抗の小さい材
料であり、数％の添加元素を加えた銀合金でも比抵抗が
小さい。また、アルカリ耐性にも優れており、シリコン
半導体とのコンタクトも良好であることが確認されてい
る。また、ＩＴＯとの電蝕も起こさない。
【００１２】このように優れた材料であるにもかかわら
ず銀および銀合金がこれまで配線材料として採用されな
かったのは、物性的にアルミニウムでも事足りていたこ
ととコスト面で銀は高価であるという認識が強かったこ
とによる。
ず銀および銀合金がこれまで配線材料として採用されな
かったのは、物性的にアルミニウムでも事足りていたこ
ととコスト面で銀は高価であるという認識が強かったこ
とによる。
【００１３】しかし近年のデバイスの高密度化に伴う配
線の微細化に対してアルミニウムでは物性的に限界が来
ているため、銀および銀合金を配線または電極材料とし
て用いるデバイスが開発され始めている。
線の微細化に対してアルミニウムでは物性的に限界が来
ているため、銀および銀合金を配線または電極材料とし
て用いるデバイスが開発され始めている。
【００１４】
【発明が解決しようとする課題】一般的に図４に示すよ
うに、薄膜トランジスタ（ＴＦＴ）の配線または電極１
５はシリコン絶縁膜１８上に形成されるが、銀および銀
合金を配線または電極材料として用いた場合、ウェット
エッチングによる配線加工において、加工後の配線形状
が逆テーパーまたはアンダーカットとなってしまう。こ
のように銀および銀合金を配線または電極材料として用
いるにはエッチング後の配線または電極形上が逆テーパ
ーまたはアンダーカットとならないようにすることが課
題となる。
うに、薄膜トランジスタ（ＴＦＴ）の配線または電極１
５はシリコン絶縁膜１８上に形成されるが、銀および銀
合金を配線または電極材料として用いた場合、ウェット
エッチングによる配線加工において、加工後の配線形状
が逆テーパーまたはアンダーカットとなってしまう。こ
のように銀および銀合金を配線または電極材料として用
いるにはエッチング後の配線または電極形上が逆テーパ
ーまたはアンダーカットとならないようにすることが課
題となる。
【００１５】本発明は、上記事情を考慮してなされたも
のであって、配線の段切れが生じることおよび工程数が
増えることを防止するとともに、配線形状を改善し、か
つＩＴＯとの電蝕をも防止することのできるアレイ基板
及び液晶表示素子を提供することを目的とする。
のであって、配線の段切れが生じることおよび工程数が
増えることを防止するとともに、配線形状を改善し、か
つＩＴＯとの電蝕をも防止することのできるアレイ基板
及び液晶表示素子を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明によるアレイ基板
は、透明な基板と、この基板上に形成された複数本の走
査線と、この走査線と交差するように前記基板上に形成
された複数本の信号線と、前記走査線と前記信号線との
交差点毎に設けられ、対応する走査線の電圧に基づいて
対応する信号線からの信号を取り込む薄膜トランジスタ
と、各薄膜トランジスタに対応して設けられ、薄膜トラ
ンジスタによって取り込まれた信号を受ける画素電極
と、を備え、前記信号線は絶縁膜上に形成された第１の
金属層とこの第１の金属層上に形成された第２の金属層
からなる積層配線であって、前記第１および第２の金属
層は、主成分が同一でかつ銀、金、または銅のうち少な
くとも一の元素を含む金属層であることを特徴とする。
は、透明な基板と、この基板上に形成された複数本の走
査線と、この走査線と交差するように前記基板上に形成
された複数本の信号線と、前記走査線と前記信号線との
交差点毎に設けられ、対応する走査線の電圧に基づいて
対応する信号線からの信号を取り込む薄膜トランジスタ
と、各薄膜トランジスタに対応して設けられ、薄膜トラ
ンジスタによって取り込まれた信号を受ける画素電極
と、を備え、前記信号線は絶縁膜上に形成された第１の
金属層とこの第１の金属層上に形成された第２の金属層
からなる積層配線であって、前記第１および第２の金属
層は、主成分が同一でかつ銀、金、または銅のうち少な
くとも一の元素を含む金属層であることを特徴とする。
【００１７】なお、前記第１の金属層は酸素を高濃度に
含むように構成しても良い。
含むように構成しても良い。
【００１８】なお、前記第１の金属層は、前記元素の酸
化物、窒化物、炭化物、または硅化物であるように構成
しても良い。
化物、窒化物、炭化物、または硅化物であるように構成
しても良い。
【００１９】なお、前記画素電極はＩＴＯから形成さ
れ、前記絶縁膜はシリコン絶縁膜であるように構成して
も良い。
れ、前記絶縁膜はシリコン絶縁膜であるように構成して
も良い。
【００２０】また、本発明による液晶表示素子は、上述
のアレイ基板と、透明な第２の基板と、この第２の基板
上に形成された対向電極と、を有する対向基板と、前記
アレイ基板と、前記対向基板との間に挟持された液晶層
と、を備えたことを特徴とする。
のアレイ基板と、透明な第２の基板と、この第２の基板
上に形成された対向電極と、を有する対向基板と、前記
アレイ基板と、前記対向基板との間に挟持された液晶層
と、を備えたことを特徴とする。
【００２１】また、本発明によるアレイ基板の製造方法
は、透明な基板と、この基板上に形成された複数本の走
査線と、この走査線と交差するように前記基板上に形成
された複数本の信号線と、前記走査線と前記信号線との
交差点毎に設けられ、対応する走査線の電圧に基づいて
対応する信号線からの信号を取り込む薄膜トランジスタ
と、各薄膜トランジスタに対応して設けられ、薄膜トラ
ンジスタによって取り込まれた信号を受ける画素電極
と、を備え、前記信号線は絶縁膜上に形成された第１の
金属層とこの第１の金属層上に形成された第２の金属層
からなる積層配線であって、前記第１および第２の金属
層は、主成分が同一でかつ銀、金、または銅のうち少な
くとも一の元素を含む金属層であるアレイ基板の製造方
法において、前記第１および第２の金属層は、同一チャ
ンバー内で連続してスパッタリングによって形成するこ
とを特徴とする。
は、透明な基板と、この基板上に形成された複数本の走
査線と、この走査線と交差するように前記基板上に形成
された複数本の信号線と、前記走査線と前記信号線との
交差点毎に設けられ、対応する走査線の電圧に基づいて
対応する信号線からの信号を取り込む薄膜トランジスタ
と、各薄膜トランジスタに対応して設けられ、薄膜トラ
ンジスタによって取り込まれた信号を受ける画素電極
と、を備え、前記信号線は絶縁膜上に形成された第１の
金属層とこの第１の金属層上に形成された第２の金属層
からなる積層配線であって、前記第１および第２の金属
層は、主成分が同一でかつ銀、金、または銅のうち少な
くとも一の元素を含む金属層であるアレイ基板の製造方
法において、前記第１および第２の金属層は、同一チャ
ンバー内で連続してスパッタリングによって形成するこ
とを特徴とする。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００２３】本発明によるアレイ基板の一実施の形態を
図１および図２を参照して説明する。この実施の形態の
アレイ基板の断面図を図２に示し、このアレイ基板に設
けられているＴＦＴの配線の断面図を図１に示す。な
お、この実施の形態においては、ＴＦＴは、ｎ型ＴＦＴ
である。
図１および図２を参照して説明する。この実施の形態の
アレイ基板の断面図を図２に示し、このアレイ基板に設
けられているＴＦＴの配線の断面図を図１に示す。な
お、この実施の形態においては、ＴＦＴは、ｎ型ＴＦＴ
である。
【００２４】図２を参照しながら本実施の形態のアレイ
基板の形成を説明する。まず、ガラス基板１上にＰＥ−
ＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)
法を用いて、不純物の拡散を防ぐアンダーコート膜２を
形成し、その上に活性層となるアモルファスシリコン膜
３を堆積する。次に、５００℃でアニールすることでア
モルファスシリコン膜３中の水素を脱離させ、トランジ
スタの閾値電圧の制御用にアクセプタとなるＢ２Ｈ
６を、イオンドーピング法を用いてアモルファスシリコ
ン膜３の全面にト゛ース゛量３．０×１０１３/ｃｍ２,加速
電圧１０ｋｅｖで注入し、低濃度の不純物層とする。そ
の後、ＥＬＡ(Excimer Laser Anneal)法を用いて、アモ
ルファスシリコン膜３をポリシリコン膜３に再結晶化す
る。続いて、写真蝕刻法（以下ＰＥＰとも言う）により
レジスト（図示せず）を塗布した後、パターニングして
レジストパターンを形成し、このレジストパターンをマ
スクとしてＣＤＥ(Chemical Dry Etching)法を用いてポ
リシリコン膜３をアイランド状にパターニングする。
基板の形成を説明する。まず、ガラス基板１上にＰＥ−
ＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)
法を用いて、不純物の拡散を防ぐアンダーコート膜２を
形成し、その上に活性層となるアモルファスシリコン膜
３を堆積する。次に、５００℃でアニールすることでア
モルファスシリコン膜３中の水素を脱離させ、トランジ
スタの閾値電圧の制御用にアクセプタとなるＢ２Ｈ
６を、イオンドーピング法を用いてアモルファスシリコ
ン膜３の全面にト゛ース゛量３．０×１０１３/ｃｍ２,加速
電圧１０ｋｅｖで注入し、低濃度の不純物層とする。そ
の後、ＥＬＡ(Excimer Laser Anneal)法を用いて、アモ
ルファスシリコン膜３をポリシリコン膜３に再結晶化す
る。続いて、写真蝕刻法（以下ＰＥＰとも言う）により
レジスト（図示せず）を塗布した後、パターニングして
レジストパターンを形成し、このレジストパターンをマ
スクとしてＣＤＥ(Chemical Dry Etching)法を用いてポ
リシリコン膜３をアイランド状にパターニングする。
【００２５】次に、ＰＥ−ＣＶＤ法を用いて、ゲート絶
縁膜４を形成した後、スパッタ法によりゲート線（走査
線）およびＣＳ線（補助電極線）となる電極５を形成す
る。続いて、ＰＥＰ法によりレジスト（図示せず）を塗
布した後、パターニングしてレジストパターンを形成
し、このレジストパターンをマスクとしてＲＩＥ(React
ive Ion Etching)法によりこの電極5を3回アイランド状
にパターニングする。ここでそれぞれの加工の段階にお
いて、ドナーとなるＰＨ３をト゛ース゛量３．０×１０１３/
ｃｍ２,加速電圧８０ｋｅｖで、ドナーとなるＰＨ３をト
゛ース゛量２．５×１０１５/ｃｍ２,加速電圧７０ｋｅｖで
イオンドーピング法によりポリシリコン膜５に注入す
る。この結果、ＬＤＤ(Lightly Doped Drain)構造を持
ったｎ形ＴＦＴのソース領域７，８およびドレイン領域
７，８が形成される。ここで注入された不純物は５００
℃でアニールされることで十分に活性化される。
縁膜４を形成した後、スパッタ法によりゲート線（走査
線）およびＣＳ線（補助電極線）となる電極５を形成す
る。続いて、ＰＥＰ法によりレジスト（図示せず）を塗
布した後、パターニングしてレジストパターンを形成
し、このレジストパターンをマスクとしてＲＩＥ(React
ive Ion Etching)法によりこの電極5を3回アイランド状
にパターニングする。ここでそれぞれの加工の段階にお
いて、ドナーとなるＰＨ３をト゛ース゛量３．０×１０１３/
ｃｍ２,加速電圧８０ｋｅｖで、ドナーとなるＰＨ３をト
゛ース゛量２．５×１０１５/ｃｍ２,加速電圧７０ｋｅｖで
イオンドーピング法によりポリシリコン膜５に注入す
る。この結果、ＬＤＤ(Lightly Doped Drain)構造を持
ったｎ形ＴＦＴのソース領域７，８およびドレイン領域
７，８が形成される。ここで注入された不純物は５００
℃でアニールされることで十分に活性化される。
【００２６】次に、ｎ型ＴＦＴの閾値電圧間差の大きさ
と、閾値電圧のバラツキを調整するため、水素プラズマ
処理を行った後、ＰＥ−ＣＶＤ法により層間絶縁膜とし
てシリコン酸化膜９を全面に堆積させる。続いて、ＰＥ
Ｐ法によりレジスト（図示せず）を塗布してパターニン
グすることによりレジストパターンを形成し、このレジ
ストパターンをマスクとしてシリコン酸化膜９およびゲ
ート絶縁膜４をエッチングすることでソースおよびドレ
イン領域８の表面まで達するコンタクトホールを開口す
る。
と、閾値電圧のバラツキを調整するため、水素プラズマ
処理を行った後、ＰＥ−ＣＶＤ法により層間絶縁膜とし
てシリコン酸化膜９を全面に堆積させる。続いて、ＰＥ
Ｐ法によりレジスト（図示せず）を塗布してパターニン
グすることによりレジストパターンを形成し、このレジ
ストパターンをマスクとしてシリコン酸化膜９およびゲ
ート絶縁膜４をエッチングすることでソースおよびドレ
イン領域８の表面まで達するコンタクトホールを開口す
る。
【００２７】そしてスパッタリングガスとしてＡｒガス
と酸素ガスをそれぞれ１５５ｓｃｍ、８０ｓｃｍで流し
ながら、ターゲットにＡｇに０．９ｗｔ％のＰｄおよび
１．０ｗｔ％のＣｕが添加されたＡｇ合金（以下、ＡＰ
Ｃとも言う）を用いて酸素濃度の高いＡＰＣからなる層
１７をスパッタ法により成膜した後、引き続き同一チャ
ンパー内において今度はＡｒのみでスパッタリングを行
い酸素をほとんど含まないＡＰＣ層１０を成膜する。こ
の２層からなる積層膜上にＰＥＰ法によりレジスト（図
示せず）を塗布し、パターニングすることによりレジス
トパターンを形成し、このレジストパターンをマスクと
してウェットエッチングにより上記積層膜を加工してソ
ースおよびドレイン電極につながる配線１７，１０を形
成する。この時、ウェットエッチング後の配線形状は図
１に示すように順テーパーであり、アンダーカットも見
られず非常に良好であった。
と酸素ガスをそれぞれ１５５ｓｃｍ、８０ｓｃｍで流し
ながら、ターゲットにＡｇに０．９ｗｔ％のＰｄおよび
１．０ｗｔ％のＣｕが添加されたＡｇ合金（以下、ＡＰ
Ｃとも言う）を用いて酸素濃度の高いＡＰＣからなる層
１７をスパッタ法により成膜した後、引き続き同一チャ
ンパー内において今度はＡｒのみでスパッタリングを行
い酸素をほとんど含まないＡＰＣ層１０を成膜する。こ
の２層からなる積層膜上にＰＥＰ法によりレジスト（図
示せず）を塗布し、パターニングすることによりレジス
トパターンを形成し、このレジストパターンをマスクと
してウェットエッチングにより上記積層膜を加工してソ
ースおよびドレイン電極につながる配線１７，１０を形
成する。この時、ウェットエッチング後の配線形状は図
１に示すように順テーパーであり、アンダーカットも見
られず非常に良好であった。
【００２８】次に、ＰＥ−ＣＶＤ法によりパッシベーシ
ョンとなる窒化シリコン膜１２で全面を覆い、レジスト
（図示せず）を塗布してＰＥＰ法を用いてパターニング
することによりレジストパターンを形成した後、このレ
ジストパターンをマスクにしてＣＤＥ法を用いて窒化シ
リコン膜１２をエッチングすることで窒化シリコン膜１
２にコンタクトホールを開口する。最後に有機絶縁膜１
３を形成し、この有機絶縁膜１３にＰＥＰ法を用いてコ
ンタクトホールを開口する。その後、スパッタ法を用い
てＩＴＯ膜を形成し、ＰＥＰ法を用いてエッチングする
ことにより上記ＩＴＯ膜をパターニングし、透明画素電
極１４を形成する。コンタクトホール形成の際に表面が
露出した配線１０の上部において配線１０と透明画素電
極１４とのコンタクトをとる。
ョンとなる窒化シリコン膜１２で全面を覆い、レジスト
（図示せず）を塗布してＰＥＰ法を用いてパターニング
することによりレジストパターンを形成した後、このレ
ジストパターンをマスクにしてＣＤＥ法を用いて窒化シ
リコン膜１２をエッチングすることで窒化シリコン膜１
２にコンタクトホールを開口する。最後に有機絶縁膜１
３を形成し、この有機絶縁膜１３にＰＥＰ法を用いてコ
ンタクトホールを開口する。その後、スパッタ法を用い
てＩＴＯ膜を形成し、ＰＥＰ法を用いてエッチングする
ことにより上記ＩＴＯ膜をパターニングし、透明画素電
極１４を形成する。コンタクトホール形成の際に表面が
露出した配線１０の上部において配線１０と透明画素電
極１４とのコンタクトをとる。
【００２９】以上でアレイ基板が完成する。なお、成膜
した膜厚は、アンダーコート膜２が１５０ｎｍ、アモル
ファスシリコン膜３が５０ｎｍ、ゲート絶縁膜４が１３
５ｎｍ、ゲート及びCS電極５が２５０ｎｍ、層間絶縁膜
９が６６０ｎｍ、酸素混入ＡＰＣ層１７／ＡＰＣ膜１０
が５０ｎｍ／６６０ｎｍ、窒化シリコン膜１２が４５０
ｎｍ、有機絶縁膜１３が１６μｍである。
した膜厚は、アンダーコート膜２が１５０ｎｍ、アモル
ファスシリコン膜３が５０ｎｍ、ゲート絶縁膜４が１３
５ｎｍ、ゲート及びCS電極５が２５０ｎｍ、層間絶縁膜
９が６６０ｎｍ、酸素混入ＡＰＣ層１７／ＡＰＣ膜１０
が５０ｎｍ／６６０ｎｍ、窒化シリコン膜１２が４５０
ｎｍ、有機絶縁膜１３が１６μｍである。
【００３０】以上、説明したように、本実施の形態にお
いては、薄膜トランジスタのソースおよびドレイン領域
７，８に接続している配線１７，１０は、２層構造であ
って、絶縁膜９上に形成される第１の金属層１７が酸素
濃度の高いＡＰＣからなっており、この第１の層上に形
成される第２の金属層１０がＡＰＣからなっているが、
これらの第１および第２の金属層は、主成分が同一のた
め、同一チャンバー内で連続して形成が可能となり、工
程数が増加するのを可及的に防止することができる。な
お、従来は、第２の金属層と材料が異なるバリア膜を第
１の金属層として形成しているため、同一チャンバー内
で連続して形成することができなかった。また、第１の
金属層１７の膜厚は、第２の金属層の膜厚に比べて非常
に薄く、積層した配線１７，１０が段切れするのを可及
的に防止することができる。また、上述したように、形
成後の配線形状が順テーパであって、アンダーカットも
見られず、従来に比べて改善することできる。また、酸
素濃度の高いＡＰＣ層１７とＡＰＣ層１０を絶縁膜９上
に積層しても後工程で、酸素濃度の高いＡＰＣ層１７が
絶縁膜９から剥がれることがなかった。また、第２の金
属層１０がＡＰＣ層であるため、ＩＴＯからなる画素電
極１４との電蝕を防止することが可能となり表示不良が
発生するのを可及的に防止することができる。
いては、薄膜トランジスタのソースおよびドレイン領域
７，８に接続している配線１７，１０は、２層構造であ
って、絶縁膜９上に形成される第１の金属層１７が酸素
濃度の高いＡＰＣからなっており、この第１の層上に形
成される第２の金属層１０がＡＰＣからなっているが、
これらの第１および第２の金属層は、主成分が同一のた
め、同一チャンバー内で連続して形成が可能となり、工
程数が増加するのを可及的に防止することができる。な
お、従来は、第２の金属層と材料が異なるバリア膜を第
１の金属層として形成しているため、同一チャンバー内
で連続して形成することができなかった。また、第１の
金属層１７の膜厚は、第２の金属層の膜厚に比べて非常
に薄く、積層した配線１７，１０が段切れするのを可及
的に防止することができる。また、上述したように、形
成後の配線形状が順テーパであって、アンダーカットも
見られず、従来に比べて改善することできる。また、酸
素濃度の高いＡＰＣ層１７とＡＰＣ層１０を絶縁膜９上
に積層しても後工程で、酸素濃度の高いＡＰＣ層１７が
絶縁膜９から剥がれることがなかった。また、第２の金
属層１０がＡＰＣ層であるため、ＩＴＯからなる画素電
極１４との電蝕を防止することが可能となり表示不良が
発生するのを可及的に防止することができる。
【００３１】なお、上記実施の形態においては、第１の
金属層１７は、酸素濃度の高い銀合金（ＡＰＣ）であっ
たが、銀合金の酸化物（酸化ＡＰＣ）であっても良い。
この場合、銀合金の酸化物は酸素濃度の高いＡＰＣを成
膜後に同一チャンバー内でプラズマ酸化処理を行って形
成することができる。また、第１の金属層１７として、
Ａｇの酸化物を用いるかわりに、炭素濃度の高い銀、銀
合金またはその他の化合物を用いても同様の効果を奏す
ることができる。
金属層１７は、酸素濃度の高い銀合金（ＡＰＣ）であっ
たが、銀合金の酸化物（酸化ＡＰＣ）であっても良い。
この場合、銀合金の酸化物は酸素濃度の高いＡＰＣを成
膜後に同一チャンバー内でプラズマ酸化処理を行って形
成することができる。また、第１の金属層１７として、
Ａｇの酸化物を用いるかわりに、炭素濃度の高い銀、銀
合金またはその他の化合物を用いても同様の効果を奏す
ることができる。
【００３２】また、第２の金属層１０としてＡｕ、また
はＡｕ合金を用い、第１の金属層１７としてＡｕの酸化
物、窒化物、その他の化合物、または酸素濃度もしくは
炭素濃度の高いＡｕを用いても同様の効果を奏すること
ができる。この場合第１および第２の金属層はＡｇ合金
の場合と同様にスッパタによって同一チャンバー内で形
成することができる。
はＡｕ合金を用い、第１の金属層１７としてＡｕの酸化
物、窒化物、その他の化合物、または酸素濃度もしくは
炭素濃度の高いＡｕを用いても同様の効果を奏すること
ができる。この場合第１および第２の金属層はＡｇ合金
の場合と同様にスッパタによって同一チャンバー内で形
成することができる。
【００３３】また、第２の金属層１０としてＣｕ、また
はＣｕ合金を用い、第１の金属層１７としてＣｕの酸化
物、窒化物、硅化物、その他の化合物、または酸素濃
度、炭素濃度、もしくは硅素濃度の高いＣｕを用いても
同様の効果を奏することができる。
はＣｕ合金を用い、第１の金属層１７としてＣｕの酸化
物、窒化物、硅化物、その他の化合物、または酸素濃
度、炭素濃度、もしくは硅素濃度の高いＣｕを用いても
同様の効果を奏することができる。
【００３４】次にＴＦＴがｐ型である場合のアレイ基板
の構成を図３に示す。このアレイ基板は、図１に示すア
レイ基板において、ｎ型のソースおよびドレイン領域
７，８をｐ型のソースおよびドレイン領域６に置き換え
た構成となっている。なお、このｐ型のソースおよびド
レイン領域６は、アクセプタとなるＢ２Ｈ６をドーズ量
２．０×１０１５/ｃｍ２、加速電圧７０ｋｅｖでイオ
ンドーピング法を用いてポリシリコン膜３に注入するこ
とにより形成される。
の構成を図３に示す。このアレイ基板は、図１に示すア
レイ基板において、ｎ型のソースおよびドレイン領域
７，８をｐ型のソースおよびドレイン領域６に置き換え
た構成となっている。なお、このｐ型のソースおよびド
レイン領域６は、アクセプタとなるＢ２Ｈ６をドーズ量
２．０×１０１５/ｃｍ２、加速電圧７０ｋｅｖでイオ
ンドーピング法を用いてポリシリコン膜３に注入するこ
とにより形成される。
【００３５】
【発明の効果】以上述べたように、本発明によれば、配
線の段切れが生じることおよび工程数が増えることを防
止するとともに、配線形状を改善し、かつＩＴＯとの電
蝕をも防止することのできる。
線の段切れが生じることおよび工程数が増えることを防
止するとともに、配線形状を改善し、かつＩＴＯとの電
蝕をも防止することのできる。
【図１】本発明に用いられる配線の構成を示す断面図。
【図２】本発明によるアレイ基板の一実施の形態の構成
を示す断面図。
を示す断面図。
【図３】本発明によるアレイ基板の他の実施の形態の構
成を示す断面図。
成を示す断面図。
【図４】従来のシリコン系絶縁膜上に形成された銀およ
び銀合金を材料として用いた配線の断面図。
び銀合金を材料として用いた配線の断面図。
【図５】アクティブマトリクス型液晶表示素子の概略の
構成を示す図。
構成を示す図。
１ ガラス基板 ２ アンダーコート膜 ３ ポリシリコン膜 ４ ゲート絶縁膜 ５ ゲート線およびCS線 ６ 高濃度ソースおよびドレイン領域（ｐ型） ７ 低濃度ソースおよびドレイン領域（ｎ型） ８ 高濃度ソースおよびドレイン領域（ｎ型） ９ シリコン酸化膜 １０ ＡＰＣ（Ａｇ−０．９ｗｔ％Ｐｄ−１．０ｗｔ％
Ｃｕ合金） １２ 窒化シリコン膜（パッシベーション膜） １３ 有機絶縁膜 １４ 透明画素電極（ＩＴＯ） １５ 銀および銀合金 １７ 酸素濃度の高いＡＰＣ １８ シリコン系絶縁膜
Ｃｕ合金） １２ 窒化シリコン膜（パッシベーション膜） １３ 有機絶縁膜 １４ 透明画素電極（ＩＴＯ） １５ 銀および銀合金 １７ 酸素濃度の高いＡＰＣ １８ シリコン系絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｃ // Ｈ０１Ｌ 21/3205 ６１６Ｖ 21/88 Ｍ (72)発明者 鳥 山 重 隆 埼玉県深谷市幡羅町１−９−２ 株式会社 東芝深谷工場内 Ｆターム(参考） 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB51 JB57 JB63 JB69 KA07 KB14 MA05 MA07 MA13 MA17 MA27 MA35 MA37 NA25 NA28 NA29 5C094 AA42 AA43 AA45 BA03 BA43 EA04 EA07 EB02 ED02 FB02 FB12 5F033 GG04 HH04 HH11 HH12 HH13 HH14 HH31 HH32 HH35 HH38 JJ01 JJ14 JJ31 JJ32 JJ35 JJ38 KK04 KK11 KK12 KK13 KK14 KK31 KK32 KK35 LL04 MM05 MM19 PP15 PP33 QQ00 QQ09 QQ11 QQ19 QQ37 QQ59 QQ65 QQ73 QQ89 RR04 RR06 RR21 SS15 TT04 VV15 XX02 XX18 5F110 AA03 AA16 AA26 BB01 CC02 DD02 EE09 EE44 FF30 GG02 GG13 GG25 GG32 GG34 GG45 GG51 HJ01 HJ04 HJ12 HJ23 HL06 HL11 HL23 HM15 NN02 NN03 NN04 NN23 NN24 NN35 NN72 PP03 PP35 QQ05 QQ09 QQ11 QQ25 5G435 AA17 BB12 CC09 CC12 GG12 HH12
Claims (6)
- 【請求項１】透明な基板と、 この基板上に形成された複数本の走査線と、 この走査線と交差するように前記基板上に形成された複
数本の信号線と、 前記走査線と前記信号線との交差点毎に設けられ、対応
する走査線の電圧に基づいて対応する信号線からの信号
を取り込む薄膜トランジスタと、 各薄膜トランジスタに対応して設けられ、薄膜トランジ
スタによって取り込まれた信号を受ける画素電極と、 を備え、前記信号線は絶縁膜上に形成された第１の金属
層とこの第１の金属層上に形成された第２の金属層から
なる積層配線であって、前記第１および第２の金属層
は、主成分が同一でかつ銀、金、または銅のうち少なく
とも一の元素を含む金属層であることを特徴とするアレ
イ基板。 - 【請求項２】前記第１の金属層は酸素を高濃度に含むこ
とを特徴とする請求項１記載のアレイ基板。 - 【請求項３】前記第１の金属層は、前記元素の酸化物、
窒化物、または硅化物であることを特徴とする請求項１
記載のアレイ基板。 - 【請求項４】前記画素電極はＩＴＯから形成され、前記
絶縁膜はシリコン絶縁膜であることを特徴とする請求項
１ないし３のいずれかに記載のアレイ基板。 - 【請求項５】請求項１ないし４のいずれかに記載のアレ
イ基板と、 透明な第２の基板と、この第２の基板上に形成された対
向電極と、を有する対向基板と、 前記アレイ基板と、前記対向基板との間に挟持された液
晶層と、を備えたことを特徴とする液晶表示素子。 - 【請求項６】透明な基板と、この基板上に形成された複
数本の走査線と、この走査線と交差するように前記基板
上に形成された複数本の信号線と、前記走査線と前記信
号線との交差点毎に設けられ、対応する走査線の電圧に
基づいて対応する信号線からの信号を取り込む薄膜トラ
ンジスタと、各薄膜トランジスタに対応して設けられ、
薄膜トランジスタによって取り込まれた信号を受ける画
素電極と、を備え、前記信号線は絶縁膜上に形成された
第１の金属層とこの第１の金属層上に形成された第２の
金属層からなる積層配線であって、前記第１および第２
の金属層は、主成分が同一でかつ銀、金、または銅のう
ち少なくとも一の元素を含む金属層であるアレイ基板の
製造方法において、 前記第１および第２の金属層は、同一チャンバー内で連
続してスパッタリングによって形成することを特徴とす
るアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000276765A JP2002091338A (ja) | 2000-09-12 | 2000-09-12 | アレイ基板およびその製造方法ならびに液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000276765A JP2002091338A (ja) | 2000-09-12 | 2000-09-12 | アレイ基板およびその製造方法ならびに液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002091338A true JP2002091338A (ja) | 2002-03-27 |
Family
ID=18762186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000276765A Withdrawn JP2002091338A (ja) | 2000-09-12 | 2000-09-12 | アレイ基板およびその製造方法ならびに液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002091338A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053354A (ja) * | 2005-08-16 | 2007-03-01 | Samsung Electronics Co Ltd | 配線構造と配線形成方法及び薄膜トランジスター基板とその製造方法 |
| KR100812954B1 (ko) * | 2005-03-11 | 2008-03-11 | 주식회사 엘지화학 | 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치 |
| WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| WO2008081805A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP2008191542A (ja) * | 2007-02-07 | 2008-08-21 | Mitsubishi Materials Corp | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法 |
| JP2008251809A (ja) * | 2007-03-30 | 2008-10-16 | Ulvac Japan Ltd | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
| JP2009076889A (ja) * | 2007-08-24 | 2009-04-09 | Hitachi Metals Ltd | Ｃｕ系配線膜の成膜方法 |
| US7973365B2 (en) * | 2008-01-25 | 2011-07-05 | Infineon Technologies Ag | Integrated RF ESD protection for high frequency circuits |
| KR101113123B1 (ko) | 2009-04-24 | 2012-02-16 | 가부시키가이샤 알박 | 스퍼터링 방법 |
-
2000
- 2000-09-12 JP JP2000276765A patent/JP2002091338A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100812954B1 (ko) * | 2005-03-11 | 2008-03-11 | 주식회사 엘지화학 | 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치 |
| JP2007053354A (ja) * | 2005-08-16 | 2007-03-01 | Samsung Electronics Co Ltd | 配線構造と配線形成方法及び薄膜トランジスター基板とその製造方法 |
| KR101132582B1 (ko) * | 2006-12-28 | 2012-04-06 | 가부시키가이샤 알박 | 배선막의 형성 방법 |
| KR101135418B1 (ko) * | 2006-12-28 | 2012-04-17 | 가부시키가이샤 알박 | 배선막의 형성 방법, 트랜지스터, 및 전자 장치 |
| WO2008081805A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JPWO2008081805A1 (ja) * | 2006-12-28 | 2010-04-30 | 株式会社アルバック | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JPWO2008081806A1 (ja) * | 2006-12-28 | 2010-04-30 | 株式会社アルバック | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP5017282B2 (ja) * | 2006-12-28 | 2012-09-05 | 株式会社アルバック | 配線膜の形成方法 |
| US8218122B2 (en) | 2006-12-28 | 2012-07-10 | Ulvac, Inc. | Method for forming wiring film, transistor and electronic device |
| CN101529567B (zh) * | 2006-12-28 | 2012-07-04 | 株式会社爱发科 | 布线膜的形成方法、晶体管以及电子装置 |
| WO2008081806A1 (ja) * | 2006-12-28 | 2008-07-10 | Ulvac, Inc. | 配線膜の形成方法、トランジスタ、及び電子装置 |
| JP2008191542A (ja) * | 2007-02-07 | 2008-08-21 | Mitsubishi Materials Corp | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法 |
| JP2008251809A (ja) * | 2007-03-30 | 2008-10-16 | Ulvac Japan Ltd | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
| JP2009076889A (ja) * | 2007-08-24 | 2009-04-09 | Hitachi Metals Ltd | Ｃｕ系配線膜の成膜方法 |
| US8133765B2 (en) | 2008-01-25 | 2012-03-13 | Infineon Technologies Ag | Integrated RF ESD protection for high frequency circuits |
| US7973365B2 (en) * | 2008-01-25 | 2011-07-05 | Infineon Technologies Ag | Integrated RF ESD protection for high frequency circuits |
| KR101113123B1 (ko) | 2009-04-24 | 2012-02-16 | 가부시키가이샤 알박 | 스퍼터링 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468987A (en) | Semiconductor device and method for forming the same | |
| JP3641342B2 (ja) | 半導体装置及び有機ｅｌディスプレイ装置 | |
| JP3587537B2 (ja) | 半導体装置 | |
| CN100562998C (zh) | 布线结构、布线形成方法、薄膜晶体管基板及其制造方法 | |
| US5917225A (en) | Insulated gate field effect transistor having specific dielectric structures | |
| EP1655773B1 (en) | Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same | |
| US7816693B2 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
| JPH11284195A (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
| US7276732B2 (en) | Thin film transistor array panel | |
| US6624450B1 (en) | Semiconductor device and method for forming the same | |
| KR100258487B1 (ko) | 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법 | |
| JPH10161140A (ja) | アクティブマトリクス基板 | |
| KR100285303B1 (ko) | 액정표시장치 | |
| JP3251912B2 (ja) | 強誘電体キャパシタの形成方法 | |
| KR20040025598A (ko) | 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치 | |
| JP2002091338A (ja) | アレイ基板およびその製造方法ならびに液晶表示素子 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| US20050035352A1 (en) | Thin film semiconductor element and method of manufacturing the same | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20000072230A (ko) | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 | |
| CN100539139C (zh) | 有非发光型显示器的电子装置 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JP2002289863A (ja) | アレイ基板およびその製造方法ならびに液晶表示素子 | |
| KR100672623B1 (ko) | 액정표시장치 제조방법 | |
| JP2002189226A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |