KR100258487B1 - 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법 - Google Patents
투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법 Download PDFInfo
- Publication number
- KR100258487B1 KR100258487B1 KR1019970018766A KR19970018766A KR100258487B1 KR 100258487 B1 KR100258487 B1 KR 100258487B1 KR 1019970018766 A KR1019970018766 A KR 1019970018766A KR 19970018766 A KR19970018766 A KR 19970018766A KR 100258487 B1 KR100258487 B1 KR 100258487B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor region
- semiconductor device
- metal layer
- protective layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 113
- 239000010408 film Substances 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 56
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000011241 protective layer Substances 0.000 claims abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 33
- 239000010936 titanium Substances 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 239000012298 atmosphere Substances 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000005012 migration Effects 0.000 claims description 8
- 238000013508 migration Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 33
- 150000004767 nitrides Chemical class 0.000 description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- -1 TiN nitride Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
박막 트랜지스터와 같은 반도체 장치에 있어서, 반도체 영역을 형성하고, 상기 반도체 영역 상에, 절연막을 형성하고, 상기 절연막은 반도체 영역까지 연장된 접촉홀을 갖는다.상기 접촉홀을 채우기 위하여 알루미늄으로 이루어진 도전성 금속층을 형성한다.반도체 장치의 제조시에 상기 금속층의 산화를 방지하기 위하여 금속층 상에 도전성 보호층을 형성한다.보호층의 재료는 알루미늄보다 산화되기가 어렵다.상기 보호층 상에 투명전극을 형성하며, 상기 전극은 반도체 영역에 전기적으로 접속된다.상기 보호층은 티타늄으로 형성되거나, 혹은 티타늄층 및 질화티타늄층의 적층으로 형성된다.
Description
본 발명은 반도체 장치와 그의 제조방법에 관한 것이며, 특히 액정표시소자, 화상센서 등에 적절한 반도체 소자와 그의 제조방법에 관한 것이다. 화상을 표시하기 위한 액정표시소자를 구동하는 방법으로서, 간단한 매트릭스 방법과 활성 매트릭스 방법이 종래에 공지되었다.적절한 반도체 소자와 그의 제조방법에 관한 것이다.화상을 표시하기 위해 액정 표시소자를 구동하는 방법으로서, 간단한 매트릭스 방법과 활성 매트릭스 방법이 종래에 공지되었다.간단한 매트릭스 방법에 있어서, 표시 화소는 주사전극과, 주사전극과 직교하는 신호전극 사이에 인가된 전압에 의해 구동된다.반면에, 활성 매트릭스 방법에 있어서, 스위칭 소자는 주사전극과 신호전극과의 교점에 설치되고 표시화소는 독립적으로 스위칭 소자에 의해 구동된다.상기 활성 매트릭스 방법은 사용된 스위칭 소자의 종류에 따라 두 개의 군으로 나누어진다.즉, 하나는 다이오드를 사용한 2 단자 방법과 활성층을 포함하고 비정질 실리콘 (a-Si) 또는 다결정실리콘으로 형성된 박막 트랜지스터 소자가 사용된 3 단자 방법이다.특히, 박막 트랜지스터가 사용되는 액정표시소자는 고해상도와, 고구경율 및 고단조표시 기능을 가지기 때문에, 고질의 화상이 얻어질 수 있다 (예를 들면, 일본 특개평5-210116 호 공보 참조).
도 1 은 다결정실리콘으로 형성된 박막 트랜지스터를 사용하는 종래 액정 소자의 활성 매트릭스 어레이 (array) 기판의 단위화소를 도시한 평면도이다.도 2 는 도 1 에서 선 A-A' 를 따라 취해진 박막 트랜지스터의 단위화소를 도시한 단면도이다.도 1 및 도 2 에서, 참조 번호 1 은 석영 유리 기판을 나타낸 것이다.참조 번호 2 는 알루미늄으로 이루어진 데이터선을 나타낸 것이다. 데이터선 (2) 은 석영 유리 기판 상부에 형성된다.참조 번호 3 은 알루미늄으로 이루어진 게이트선을 나타낸다.게이트선 (3) 은 데이터선 (2) 과 직교하게 설치된다.박막 트랜지스터 (4) 는 데이터선 (2) 과 게이트선 (3) 사이 교차점의 각각에 대응하여 형성된다.또한 참조 번호 11 은 소오스를, 12 는 드레인을, 또한 13 은 활성층을 나타낸다.참조 번호 14 는 게이트 산화막을, 15 는 게이트전극을, 또한 16 은 알루미늄으로 이루어진 패드전극을 나타낸다.참조 번호 17 은 석영 유리 기판 (1) 상에 형성된 LOCOS 막 (localized oxidation of silicon) 을 나타낸다.참조 번호 18 은 LOCOS 막 (17) 상에 형성되고 SiO2로 이루어진 층간 절연막이다.참조 번호 19 는 Sn 이온이 도프 (dope) 된 ITO (인듐-주석-산화물) 나 In2O3(인듐 산화물) 로 이루어진 투명화소전극이다.투명화소전극 (19) 은 패드전극 (16) 과 층간절연막 (18) 상에 형성된다.소오스 (11) 는 데이터선 (2) 에 전기적으로 접속되고 드레인 (12) 은 패드전극 (16) 을 통해 투명화소전극 (19) 에 전기적으로 접속된다.주목할 것은, 참조 번호 21 과 22 는 층간 절연막 (18) 상에 형성된 제 1 및 제 2 접촉홀이라는 것이다.
액정 소자에서, 박막 트랜지스터 (4) 는 게이트선 (3) 으로부터 입력된 신호에 응하여 선택적으로 구동된다.액정을 구동하기 위한 전압은 박막 트랜지스터 (4) 가 작동상태일 때 데이터선 (2) 으로부터 투명화소전극 (19) 에 인가된다.반면에, 박막 트랜지스터 (4) 가 비작동 상태일 때, 화소 전위는 투명화소전극과 대응하여 형성된 공통전극 (도시되지 않음) 과 투명화소전극 (19) 사이에 형성된 화소 용량에 의해 유지되어, 표시 상태가 유지된다.
그런 다음, 상기 언급한 액정 소자의 제조 방법이 도 3a 내지 도 3c 를 참조하여 서술될 수 있다.
먼저, 석영 유리 기판 (1) 상에 다결정실리콘으로 이루어진 반도체층 (31) 은 도 3a 에 도시된 바와 같이 형성된다.실리콘 질화물막이 형성되어 박막 트랜지스터가 형성되는 반도체층 (31) 의 영역을 피복한다.실리콘 질화물막으로 피복되지 않은 반도체층 (31) 의 영역은 산소 (O2) 분위기에서 어닐링하여 산화되어 LOCOS 막 (17) 을 형성한다.
그런 후, 실리콘 질화물막은 제거된다.SiO2로 이루어진 산화막 (14) 은 반도체층 영역 (31b) 상에 형성되고, 그 후 다결정실리콘으로 이루어지고 약 1020㎝-3의 P 이온을 함유하고 있는 게이트전극이 형성된다.그런 다음, 게이트 게이트 산화막 (14) 과 게이트전극 (15) 이 패터닝 된다.이어서, 게이트전극 (15) 이 형성되지 않은 반도체층부 (31b) 의 영역에는 P 이온이 도핑되지 않도록 하면서, 약 1020cm-3의 P 이온을, 이온 주입 방법에 의하여 게이트전극에 대하여 셀프-얼라인먼트(self-alignment) 로 주입시킨다.결과적으로, 소오스 (11) 및 드레인 (12) 이 형성된다. P 이온이 주입되지 않은 반도체층부 (31b) 는 활성층(13) 으로서의 기능을 한다.
그런 다음, 도 3b 에 도시된 바와 같이, 박막 트랜지스터 (4) 가 형성된 석영 유리 기판의 전체 표면을 피복하도록 층간 절연막 (18) 을 형성한다.소오스 (11) 및 드레인 (12) 상단의 층간 절연막 (18) 영역은 에칭에 의해 제거되어, 각기 제 1 접촉홀 (21) 및 제 2 접촉홀 (22) 을 형성한다.이어서, 소오스 (11) 에 전기적으로 접속된 데이터선 (2) 과 드레인 (12) 에 전기적으로 접속된 패드전극 (16) 은 스퍼터링 (sputtering) 방법에 의해 동시에 형성된다.
그런 다음, 도 3c 에 도시된 바와 같이, 투명화소전극 (19) 은 산소 및 아르곤 가스의 혼합 분위기에서 스퍼터링 방법에 의해서 형성되어 패드전극 (16)의 각 부분을 피복하고 층간 절연막 (18) 을 형성한다.
그 후, 배향막이 투명화소전극 (19) 상에 형성되어 배향 공정을 행한다. 투명전극이 형성된 제 2 기판은 상기 투명전극이 상기 언급한 투명화소전극 (19) 에 대향하는 방법과 동일하게 배치된다.그런 후, 이러한 기판이 밀봉된 후, 액정이 주입된다.
이와 같은 액정 소자에 있어서, 패드전극 (16) 이 드레인 (12) 과 투명화소전극 (19) 사이에 형성되기 때문에, 비록 드레인 (12) 과 투명화소전극 (19) 사이에서 두꺼운 두께를 가지고 층간 절연막 (18) 이 형성되더라도, 제 2 접촉홀 (22) 의 개구에서의 단차 때문에 투명화소전극 (19) 의 단선이 방지될 수 있다.
반면에, 전극 재료로서의 알루미늄이 실리콘 내에서 확산되는 것을 방지할 수 있는 구조로서, 알루미늄전극과 실리콘전극 사이에, Ti 금속막과 Ti3N4막을 적층하여 장벽 금속막을 형성하는 구조가 널리 공지되어 있다 (예를 들면, 일본 특개평 제 1-235334 호 공보등 참조).
다음에는, 장벽 금속막을 형성하는 방법이 도 4a 내지 도 4c 를 참조하여 서술될 수 있다.
먼저, 도 4a 에 도시된 바와 같이, 접촉홀을 가지고 있는 절연막 (41) 이 형성되어 있는 실리콘 기판 (43) 상에, 20 ㎚ 의 두께를 갖는 티타늄막 (44) 이 옴 접촉을 갖도록 스퍼터링 방법에 의해서 형성된다.
다음으로, 도 4b 에 도시된 바와 같이, 반응성 스퍼터링 방법을 사용하고, RF (고주파) 기판 바이어스를 인가하여, 80 ㎚ 의 두께를 갖는 질화티타늄막 (45) 을 티타늄막 (44) 상에 형성한다.
그런 다음, 도 4c 에 도시된 바와 같이, 600 ㎚ 의 두께를 갖는 Al-Si 합금막 (46) 이 스퍼터링 방법에 의해 질화티타늄막 (45) 상에 형성된다.
상기 방법에 있어서, 티타늄막 (44) 과 질화티타늄막 (45) 의 적층 구조로 이루어진 장벽 금속막을 형성함으로써, 실리콘 (Si) 에 알루미늄 (Al) 이 확산되는 것이 방지될 수 있다.
그러나, 상기된 종래 액정소자에 있어서는, 투명화소전극 (19) 과 패드전극 (16) 사이의 접촉 저항이 높기 때문에, 화소 결점이 발생한다는 문제가 있다. 상기 이유는 투명화소전극 (19) 의 형성이 02와 Ar 의 혼합된 가스 분위기에서 행해지기 때문에, 산화막이 패드전극 (16) 의 표면상에 고저항층으로서 형성되고, 또한 고접촉 저항을 야기하기 때문이다.만약 접촉 저항이 높다면, 박막 트랜지스터 (4) 가 ON 상태로 설정된다고 하더라도, 투명화소전극 (19) 과 패드전극 (16) 사이의 접촉단면에서 전압강하가 발생하여 투명화소전극 (19) 에서 데이터 판독을 불가능하게 한다.
다시 말하면, 장벽 금속막이 형성된 구조에 있어서는, 장벽 금속막이 알루미늄전극과 투명전극 사이에서 형성될 때, 장벽 금속막과 투명전극 사이의 접촉 저항이 높다는 문제가 있다.이것은 장벽 금속의 평면 패턴 형상이 투명전극의 평면 패턴 형상과 다르기 때문이며, 따라서 장벽 금속막과 투명전극이 연속적으로 형성될 수 없다는 것이다.따라서, 장벽 금속막이 형성된 후, 웨이퍼는 대기에 필연적으로 노출되게 되며, 장벽 금속막은 산화하게 된다. 또한, 질화티타늄막 (45) 은 실린더 구조를 가지기 때문에, 질화티타늄막 (45) 이 대기 중에 노출될 때, O2는 입자계(grain boundary) 속으로 투입된다.일반적으로, 질화티타늄막 (45) 을 대기에 노출시켜서, O2를 입자계로 들어오게 하는 방법은, 알루미늄이 입자계를 따라 확산하는 것을 방지할 수 있기 때문에, 매우 유용한 방법이다.그러나, 질화티타늄막 (45) 이 고저항으로 되기 때문에, 접촉 저항이 증가한다는 문제가 있다.
발명의 요약
본 발명은 상기 언급한 상세한 설명의 관점에서 만들어졌다.따라서 본 발명의 목적은 반도체 장치 및 투명전극과 패드전극 사이의 접촉 저항이 감소될 수 있는 반도체 장치를 위한 제조 방법을 제공하는 것이다.
본 발명의 목적을 성취하기 위해, 반도체 장치는 반도체 영역과, 반도체 영역 상에 형성되고 반도체 영역까지 연장되어 있는 접촉홀을 갖는 절연막과, 접촉홀을 채우기 위한 도전성 금속층과, 반도체 장치의 제조시 금속층의 산화를 방지하기 위해 금속층 상에 형성된 도전성 보호층을 구비하며, 상기 보호층의 재료는 알루미늄보다 산화되기 어려우며, 또한 배선층이 반도체 영역에 접속되도록, 투명전극을 보호층 상에 형성한다.금속층과 보호층은 동일 평면 패턴을 가진다.
반도체 장치는 박막 트랜지스터이고 반도체 영역은 유리기판 상에 형성된다.금속층은 알루미늄으로 형성될 수 있다.상기의 경우에 있어서, 반도체 영역이 실리콘으로 형성될 때, 마이그레이션 보호층이 금속층과 반도체 영역 사이에 바람직하게 배치되어 반도체 영역으로 알루미늄의 이동을 방지한다. 보호층은 티타늄층과 질화티타늄층의 적층이나 티타늄으로 형성될 수 있다.
본 발명의 다른 태양을 성취하기 위해, 박막 트랜지스터는 유리 기판과, 유리 기판 상에 형성된 반도체 영역과, 반도체 영역상에 형성되고 반도체 영역까지 연장되어 있는 접촉홀을 갖는 절연막과, 접촉홀을 채우기 위해 알루미늄으로 이루어진 도전성 금속층과, 반도체 장치의 제조시 금속층의 산화를 방지하기 위해 금속층상에 형성된 도전성 보호층과, 반도체 영역과 전기적으로 접속되도록 산소를 함유하는 분위기에서 보호층상에 형성된 ITO 층을 구비하며, 상기 보호층의 재료는 알루미늄보다 산화되기 어려운 재료이다.
본 발명의 또 다른 태양을 성취하기 위해, 반도체 장치를 제조하는 방법은, 반도체 영역을 형성하는 단계와,
반도체 영역 상에 절연막을 형성하는 단계와,
반도체 영역까지 연장되어 있는 접촉홀을 형성하는 단계와,
도전성 금속층으로 접촉홀을 채우는 단계와,
금속층의 산화를 방지하기 위해 금속층 상에 도전성 보호층을 형성하는 단계와,
ITO 층이 반도체 영역에 전기적으로 접속되도록 산소를 함유하는 분위기에서 보호층상에 ITO 층을 형성하는 단계를 포함하며,
상기 보호층의 재료는 알루미늄보다 산화되기 어려운 재료를 사용한다.
본 발명의 또 다른 태양을 성취하기 위해, 반도체 장치를 제조하는 방법은, 유리 기판상에 반도체 영역을 형성하는 단계와,
반도체 영역 상에 절연막을 형성하는 단계와,
반도체 영역까지 연장된 접촉홀을 형성하는 단계와,
알루미늄의 도전성 금속층으로 접촉홀을 채우는 단계와,
금속층의 산화를 방지하기 위해 금속층 상에 도전성 보호층을 형성하는 단계와,
보호층의 표면을 에칭하는 단계와,
투명전극이 반도체 영역에 전기적으로 접속되도록 보호층상에 투명전극을 형성하는 단계를 포함하며,
상기 보호층의 재료는 알루미늄보다 산화되기 어려운 재료이다.
도 1 은 다결정실리콘으로 형성된 박막 트랜지스터를 사용하는 종래 액정 소자의 활성 매트릭스 어레이 기판의 단위화소를 도시한 평면도.
도 2 는 도 1 에서 선 A-A' 를 따라 취해진 박막 트랜지스터의 종래 실시예의 단위화소를 도시한 단면도.
도 3a 내지 도 3c 는 액정 소자의 종래 실시예의 제조 공정을 도시한 단면도.
도 4a 내지 도 4c 는 종래 알루미늄전극과 실리콘 기판 사이의 장벽 금속막을 형성하는 제조공정을 도시한 단면도.
도 5 는 본 발명의 제 1 실시예에 따른 액정 소자의 활성 매트릭스 어레이 기판의 단위 화소를 도시한 단면도.
도 6a 내지 도 6c 는 본 발명의 실시예에 따른 액정 소자의 제조 공정을 도시한 단면도.
도 7 은 본 발명의 실시예에 따른 액정 소자의 접촉 저항과 종래 실시예에 따른 액정 소자의 접촉 저항을 도시한 막대 그래프.
도 8 은 본 발명의 제 2 실시예에 따른 액정 소자의 활성 매트릭스 어레이 기판의 단위 화소를 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명*
2 : 데이터선 11 : 소오스
12 : 드레인 13 : 활성층
15 : 게이트전극 16 : 패드전극
18 : 층간 절연막 19 : 투명화소전극
21 : 제 1 접촉홀 22 : 제 2 접촉홀
51 : 유리 기판 53 : 금속 Ti 층
이하, 본 발명의 반도체 장치를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 실시예에 따른 반도체 장치를 설명한다.도 5 는 다결정실리콘 박막트랜지스터와 같은 반도체 스위칭 장치를 사용하는 액정 장치의 활성 매트릭스 배열 기판의 단위화소를 표시하기 위한 단면도이다.도 5 를 참조하면, 유리기판 (51) 은 알카리 금속 이온을 거의 포함하지 않는다.적층 (52) 은 Ti 의 금속층 (53) 과 TiN 의 질화물층 (54) 을 적층하여 형성된 층이다.
TiN 층 (54) 의 표면은 RF (고주파) 바이어스 스퍼터링법에 의해서 에칭된다.액정 장치에서, TiN 층 (54) 의 표면이 바이어스 스퍼터링법에 의해서 에칭되어, 패드전극 (16) 과 투명화소전극 (19) 사이에 있는 TiN 층 (54) 의 표면 상의 산화층은 에칭에 의해서 제거되기 때문에, 적층 (52) 은 낮은 저항을 갖는다.따라서, 패드전극 (16) 과 투명화소전극 (19) 사이의 접촉저항은 감소된다.
다음으로, 액정장치의 제조 방법을 도 6a 내지 6c 를 참조하여 설명한다.
우선, 도 6a 에 도시한 바와 같이, 비정질 실리콘으로 이루어진 100 nm 의 두께를 갖는 반도체층 (31) 은 Si2H6을 사용한 감압 기상증착법에 의해서, 유리 기판 (51) 상에 형성된다.반도체층 (31) 은 질소 분위기에서 어닐링하여, 반도체층을 다결정실리콘층으로 결정화시킨다.
다음으로, 반도체층 (31) 이 아일랜드 형태로 패턴되고, SiO2의 게이트 산화막 (14) 은 SiH4및 O2를 사용한 감압 기상 성장법에 의해서 100 nm 의 두께를 갖는 패턴된 반도체층 (31) 상에 형성된다.계속해서, 게이트전극 (15) 은SiH4및 PH3를 사용한 저압 기상 성장법에 의해서 게이트 산화막 (14) 상에 형성된다.게이트전극 (15) 은 200 nm 의 두께를 가지며, 약 1020㎝-3의 P 이온을 포함하는 다결정실리콘으로 구성된다.
다음으로, 약 1020㎝-3의 P 이온을, 이온 주입법에 의해서 게이트전극 (15) 이 형성되지 않은 패턴된 반도체층 (31) 영역으로 주입시킨다.결과적으로, 소오스 (11) 및 드레인 (12) 이 형성된다.게이트전극 (15) 이 형성되고 P 이온이 주입되지 않은 패턴된 반도체층 (13) 영역은 활성층 (13) 으로서 기능을 한다.
다음으로, 플라즈마 CVD 방법으로, 300 nm 의 두께를 가지며, SiO2로 구성된 층간절연막 (18) 은 소오스 (11), 드레인 (12) 등이 형성된 유리 기판 (51) 의 전표면에 형성된다.계속해서, 소오스 (11) 및 드레인 (12) 상에 각각 형성된 층간 절연막 (18) 의 일부가 에칭으로 제거되어, 제 1 접촉홀 (21) 및 제 2 접촉홀 (22) 이 형성되도록 한다.
다음으로, 스퍼터링 방법으로, 기판을 대기에 노출시키지 않고, 500 nm, 20 nm 및 80 nm 의 두께를 각각 갖는 알루미늄 (Al) 막, Ti 금속막 및 TiN 질화물막이 연속해서 형성된다.알루미늄 (Al) 막, Ti 금속막 및 TiN 질화물막이 패턴되고 동시에 데이터선부 (61) 및 패드전극 (16) 이 형성된다.결과적으로, 데이터선부 (61) 는 제 1 접촉홀 (21) 을 통해서 소오스에 접속되도록 형성된다. 그와 동시에, 패드전극부 (62) 는 제 2 접촉홀 (22)을 통해 드레인 (12) 에 접속되도록 형성된다.이러한 경우에, Ti 금속층 (53) 및 TiN 질화막층 (52) 으로 이루어진 적층 (52) 이 데이터선 (2) 또는 패드전극 (16) 의 표면상에 형성되기 때문에, 데이터선부 (61) 및 패드전극부 (62) 각각은 Al/Ti/TiN 의 3 층 구조를 갖는다.기판이 대기에 노출됨이 없이 동일한 챔버 내에서 3 층 구조가 연속해서 형성되는 것이 바람직하다.그 이유는 기판이 대기에 노출되는 경우, Al 층 기판이 산화되어서 Al2O3산화막이 높은 저항을 갖기 때문이다.즉, 적층 (52) 이 알루미늄 금속층의 산화를 방지한다.
다음으로, 도 6b 에 도시한 바와 같이, TiN 질화물층 (54) 의 기판의 표면을 약 20nm 에칭하기 위하여, Ar 플라즈마 (55) 내에서 RF (고주파) 바이어스 스퍼터링이 실행된다.결과적으로, ITO 층을 형성하기 위하여, 기판이 대기 중에 노출된 경우, 산화막이 TiN 질화물층 (54) 의 표면 상에 형성될지라도, 질화물층 (54) 의 기판 상에 있는 산화막은 제거될 수 있다.이러한 이유 때문에, 알루미늄 보다 산화되기 어려운 재료로 질화물층 (54) 이 형성되는 것이 바람직하다.
다음으로, 도 6c 에 도시한 바와 같이, 75 nm 의 두께를 갖는 ITO 투명전극 (19) 은 TiN 의 질화물층 (54) 의 표면이 대기에 노출됨이 없이 O2및 Ar 의 혼합 가스 내에서 스퍼터링 방법으로 연속해서 형성된다.투명화소전극 (19) 은 약 50 내지 150 nm 범위내의 두께를 갖는 것이 바람직하다.막 두께가 상기 두께보다 두꺼운 경우, 화소전극 (19) 의 투과율이 저하되고, 막 두께가 상기 두께보다 얇은 경우, 화소전극 (19) 의 저항 값이 증가한다.또한, ITO 화소전극 (19) 이 산소를 함유하는 분위기에서 형성되기 때문에, 이러한 관점에서 적층 (52) 의 질화물층 (54) 은 산화되기 어렵다.
그런 후, 배향막은 투명화소전극 (19) 상에 형성되어 배향 공정을 행한다.그런 다음, 투명화소전극에 대향한 투명전극이 형성된 다른 기판이 배열된다.차후, 이러한 기판이 밀봉된 후 액정이 흘러 들어간다.
도 7 은 본 발명의 실시예에 따른 액정 소자 (A) 의 접촉 저항과 종래 실시예에 따른 액정 소자 (B) 의 접촉 저항을 도시한 막대 그래프이다.여기에서, 제 1 및 제 2 접촉홀 (21 및 22) 은 3 ㎛ × 3 ㎛ 의 면적을 갖도록 형성된다.
이와 같은 측정 결과에 따르면, 종래 실시예에 있어서 액정 소자의 평균 접촉 저항은 2.5 ×103Ω 이고, 반면에, 본 발명의 액정 소자의 평균 접촉 저항은 80 Ω 이다.게다가, 본 발명에서의 평균 접촉 저항이 종래 실시예의 액정 소자에 있어서의 평균 접촉 저항보다 1/30 이하인 것을 이해하게 될 것이다.상기 이유는 패드전극 (16) 의 표면이 투명화소전극 (19) 이 형성될 때, Ti 의 금속층 (53) 과 TiN 의 질화물층 (54) 으로 이루어진 낮은 저항의 적층(52) 이 패드전극 (16) 과 투명화소전극 (19) 사이에서 형성되기 때문에 결코 산화되지 않는다는 것이다.따라서, 고저항의 Al2O3막은 패드전극 (16) 의 표면상에 형성되지 않는다.
다음으로, 본 발명의 제 2 실시예에 따른 액정 표시 소자는 도 8 을 참조하여 서술될 것이다.도 8 을 참조하면, 제 2 실시예에서, 마이그레이션 보호층 (65) 은 데이터선 (2) 과 소오스 (11) 및 패드전극 (16) 과 드레인 (12) 사이에 설정된다.마이그레이션 보호층은 도 4a 내지 도 4c 에 도시된 것과 동일한 방법으로 형성된다.그러므로, 실리콘으로 이루어진 소오스 (11) 및 드레인 (12) 으로 알루미늄이 확산되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명의 액정 소자에 따르면, 저저항의 적층 (52) 은 Ti 의 금속층 (53) 과 TiN 의 질화물층 (54) 을 적층함으로써, 패드전극 (16) 과 투명화소전극 (19) 사이에 형성된다.또한, TiN 의 질화물층 (54) 의 표면은 ITO 층 (19) 이 형성되기 전에 RF 를 바이어스로 한 스퍼터링 방법에 의해 에치된다.따라서, Al/Ti/TiN/ITO 로 이루어진 다층 배선 구조는 드레인 (12) 과 투명화소전극 (19) 사이의 접촉 저항이 감소되도록 형성될 수 있다.
또한, 본 발명의 액정 소자 제조 방법에 따르면, TiN 의 질화물층 (54) 은 RF 를 바이어스로 한 스퍼터링 방법에 의해 에치되고 그 후 투명화소전극 (19) 은 대기중에 질화물층 (54) 표면을 노출하지 않고 질화물층 (54) 을 형성한다.따라서, 패드전극 (16) 은 저저항의 적층 (52) 에 의해 보호되어 패드전극 (16) 의 산화가 방지된다.또한, TiN 의 질화물층 (54) 의 표면에서 산화막이 제거되기 때문에, 질화물층 (54) 은 저저항을 유지하게 되고, 결과적으로 패드전극 (16) 과 투명화소전극 (19) 사이의 접촉 저항의 증가를 방지한다.
또한, 본 발명에 따르면, Ti 의 금속층 (53) 과 TiN 의 질화물층 (54) 으로 이루어진 적층 (52) 은 패드전극 (16) 의 패턴과 동일한 패턴으로 패턴된다. 또한, 질화티타늄층 (54) 은 포토-리소그래피 공정에서 사용된, 반사 보호막으로서의 기능을 할 수 있기 때문에, 반사 보호막으로서 일반적으로 사용되는 Si 막을 형성할 필요가 없다.따라서, 공정의 수가 증가되지 않는다.
상기 실시예에 있어서, 알루미늄 (Al) 은 패드전극 (16) 의 재료로서 사용된다.그러나, 알루미늄을 제외한 다른 금속, 예를 들어 텡스텐, 이 사용되더라도, 유사한 효과가 이루어질 수 있다.또한, 알루미늄층은 수 % 의 실리콘을 포함한다.Si 를 첨가함으로써, 소오스 (11) 및 드레인 (12)으로의 알루미늄의 확산은 저지될 수 있다.게다가, 상기 실시예에 있어서, 다결정실리콘의 박막 트랜지스터를 사용하는 액정 소자가 서술되었다.그러나, 심지어 비정질 Si, 또는 금속-절연체-금속 (MIM) 다이오드의 박막 트랜지스터를 사용하는 액정 소자나 간단한 매트릭스의 액정 소자의 경우에서도 상기와 같은 동일 효과가 이루어질 수 있다.
게다가, 본 발명이 액정 소자 이외의 소자, 예를 들면, 화상 감지기와 같은 투명전극을 사용하는 다른 종류의 소자에 적용하는 경우에 있어서, 동일 효과가 이루어질 수 있다.
본 발명은 투명전극과 패드전극 사이에 낮은 접촉 저항을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.반도체 장치에 의하면, 금속전극과 상기 투명전극 사이에, 상면에 에칭된 티타늄 질화물층을 형성하였기 때문에, 상기금속전극과 투명전극 사이의 접촉 저항을 저하시킬 수 있다.또한 금속전극상에서 티타늄 질화물층을 형성하였기 때문에, 티타늄 질화물층에 의하여 금속전극을 구성하는 금속 원소의 이동을 억제할 수 있으며, 단선에 대한 내성을 향상 시킬 수 있다.따라서, 배선의 신뢰성이 향상된다.
Claims (9)
- 반도체 영역과,상기 반도체 영역 상에 형성되고 상기 반도체 영역까지 연장되어 있는 접촉홀을 갖는 절연막과,상기 접촉홀을 채우기 위한 도전성 금속층과,상기 반도체 장치의 제조시에 상기 금속층의 산화를 방지하기 위하여 상기 금속층 상에 형성된 도전성 보호층과,상기 반도체 영역과 배선층이 전기적으로 접속하도록 상기 보호층 상에 형성되어 있는 투명전극을 구비하며,상기 보호층의 재료는 알루미늄보다 산화되기가 어려우며, 티타늄층과 질화티타늄층의 적층으로 형성되고, 상기 금속층과 상기 보호층은 동일한 패턴으로 패턴되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 반도체 장치는 박막 트랜지스터이고 상기 반도체 영역은 유리 기판 상에 형성되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서, 상기 금속층은 알루미늄으로 형성되는 것을 특징으로 하는 반도체 장치.
- 제 3 항에 있어서, 상기 반도체 영역은 실리콘으로 형성되고, 상기 반도체 장치는 상기 반도체 영역으로의 알루미늄의 마이그레이션을 방지하기 위하여 상기 금속층과 상기 반도체 영역 사이에 배치된 마이그레이션 보호층을 더 포함하는 것을 특징으로 하는 반도체 장치.
- 유리 기판과,상기 유리 기판 상에 형성된 반도체 영역과,상기 반도체 영역 상에 형성되고 상기 반도체 영역까지 연장되어 있는 접촉홀을 갖는 절연막과,상기 접촉홀을 채우기 위해, 알루미늄으로 이루어진 도전성 금속층과,상기 반도체 장치의 제조시 상기 금속층의 산화를 방지하기 위해 상기 금속층 상에 형성된 도전성 보호층과,상기 반도체 영역과 전기적으로 접속되도록, 산소를 포함하는 분위기에서, 상기 보호층 상에 형성된 ITO 층을 구비하며,상기 보호층의 재료는 알루미늄보다 산화되기 어려운 재료이며, 티타늄층과 질화티타늄층의 적층으로 형성되고, 상기 금속층과 상기 보호층은 동일한 패턴으로 패터닝되는 것을 특징으로 하는 박막 트랜지스터.
- 제 5 항에 있어서, 상기 반도체 영역은 실리콘으로 형성되고 상기 반도체 장치는 상기 반도체 영역으로 알루미늄의 이동을 방지하기 위하여 상기 금속층과 상기 반도체 영역 사이에 배치된 마이그레이션 보호층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 반도체 영역을 형성하는 단계와,상기 반도체 영역 상에 절연막을 형성하는 단계와,상기 반도체 영역까지 연장되어 있는 접촉홀을 형성하는 단계와,도전성 금속층으로 상기 접촉홀을 채우는 단계와,상기 금속층의 산화를 방지하기 위하여 상기 금속층 상에 도전성 보호층을 형성하는 단계와,상기 보호층의 표면을 에칭하는 단계와,상기 반도체 영역에 전기적으로 접속되도록, 산소를 포함하는 분위기에서, 상기 보호층 상에 ITO 층을 형성하는 단계를 구비하며,상기 보호층의 재료는 알루미늄보다 산화되기 어려우며, 티타늄층과 질화티타늄층의 적층으로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 7 항에 있어서, 상기 반도체 장치는 박막 트랜지스터이고, 상기 반도체 영역을 형성하는 단계는 유리 기판 상에 상기 반도체 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제 7 항에 있어서, 상기 보호층은 티타늄으로 형성되며,상기 반도체 영역은 실리콘으로 형성되고, 상기 반도체 장치의 제조 방법을 상기 금속층을 형성하는 상기 단계 전에 상기 반도체 영역으로 알루미늄의 마이그레이션을 방지하기 위하여 상기 반도체 영역 상에 마이그레이션 방지층을 증착하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-121848 | 1996-05-16 | ||
| JP12184896A JP2850850B2 (ja) | 1996-05-16 | 1996-05-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077699A KR970077699A (ko) | 1997-12-12 |
| KR100258487B1 true KR100258487B1 (ko) | 2000-06-15 |
Family
ID=14821436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970018766A KR100258487B1 (ko) | 1996-05-16 | 1997-05-15 | 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6051883A (ko) |
| JP (1) | JP2850850B2 (ko) |
| KR (1) | KR100258487B1 (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6266110B1 (en) * | 1996-07-30 | 2001-07-24 | Kawasaki Steel Corporation | Semiconductor device reeventing light from entering its substrate transistor and the same for driving reflection type liquid crystal |
| JP3641342B2 (ja) * | 1997-03-07 | 2005-04-20 | Ｔｄｋ株式会社 | 半導体装置及び有機ｅｌディスプレイ装置 |
| TW531684B (en) * | 1997-03-31 | 2003-05-11 | Seiko Epson Corporatoin | Display device and method for manufacturing the same |
| KR100338008B1 (ko) * | 1997-11-20 | 2002-10-25 | 삼성전자 주식회사 | 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법 |
| KR19990052396A (ko) * | 1997-12-22 | 1999-07-05 | 김영환 | 액정 표시 소자 및 그의 제조방법 |
| JP2000206562A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 液晶表示装置 |
| JP3362008B2 (ja) * | 1999-02-23 | 2003-01-07 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| US6646287B1 (en) * | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| KR100503897B1 (ko) * | 2000-02-19 | 2005-07-25 | 엘지.필립스 엘시디 주식회사 | 건식식각 장치의 기판 파손방지 방법 및 건식식각 장치 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| WO2002031865A1 (en) | 2000-10-13 | 2002-04-18 | Emcore Corporation | Method of making an electrode |
| JP2002202527A (ja) * | 2000-12-28 | 2002-07-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| US6780693B2 (en) * | 2001-12-29 | 2004-08-24 | Lg.Philips Lcd Co., Ltd. | Method of fabricating polysilicon thin film transistor |
| US7361027B2 (en) * | 2002-12-25 | 2008-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure, display device and electronic device |
| JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
| JP2005092122A (ja) | 2003-09-19 | 2005-04-07 | Nec Corp | 薄膜トランジスタ基板及びその製造方法 |
| DE10357673A1 (de) * | 2003-12-09 | 2005-07-28 | Infineon Technologies Ag | Montage- und Klebeschicht für Halbleiterbauelement |
| JP4055764B2 (ja) | 2004-01-26 | 2008-03-05 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100838086B1 (ko) * | 2007-05-22 | 2008-06-16 | 삼성에스디아이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조방법 |
| KR102091444B1 (ko) * | 2013-10-08 | 2020-03-23 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| US10726996B2 (en) * | 2017-11-21 | 2020-07-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| KR102451538B1 (ko) | 2017-12-05 | 2022-10-07 | 삼성디스플레이 주식회사 | 표시 패널 및 그 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2655865B2 (ja) * | 1988-03-16 | 1997-09-24 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JPH01235334A (ja) * | 1988-03-16 | 1989-09-20 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH04326765A (ja) * | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH05210116A (ja) * | 1992-01-31 | 1993-08-20 | Canon Inc | 液晶表示装置 |
| JP3491904B2 (ja) * | 1992-02-21 | 2004-02-03 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
| JPH05243579A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
| JPH05303116A (ja) * | 1992-02-28 | 1993-11-16 | Canon Inc | 半導体装置 |
| JP2738289B2 (ja) * | 1993-12-30 | 1998-04-08 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| US5796116A (en) * | 1994-07-27 | 1998-08-18 | Sharp Kabushiki Kaisha | Thin-film semiconductor device including a semiconductor film with high field-effect mobility |
| KR0169356B1 (ko) * | 1995-01-06 | 1999-03-20 | 김광호 | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 |
| US5834327A (en) * | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| JPH09107102A (ja) * | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
-
1996
- 1996-05-16 JP JP12184896A patent/JP2850850B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-01 US US08/825,319 patent/US6051883A/en not_active Expired - Fee Related
- 1997-05-15 KR KR1019970018766A patent/KR100258487B1/ko not_active IP Right Cessation
-
1999
- 1999-01-22 US US09/236,003 patent/US6096572A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09307113A (ja) | 1997-11-28 |
| JP2850850B2 (ja) | 1999-01-27 |
| US6051883A (en) | 2000-04-18 |
| US6096572A (en) | 2000-08-01 |
| KR970077699A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258487B1 (ko) | 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법 | |
| US5897328A (en) | Thin film transistor, organic electroluminescence display device and manufacturing method of the same | |
| US6992435B2 (en) | Thin film transistor, organic electroluminescence display device and manufacturing method of the same | |
| US7432527B2 (en) | Thin film transistor substrate and liquid crystal display | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
| KR100302577B1 (ko) | 반도체장치및그제조방법 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| EP0329887B1 (en) | Liquid crystal display device | |
| EP0570205B1 (en) | A method for producing metal wirings on an insulating substrate | |
| KR101046928B1 (ko) | 박막 트랜지스터 표시판과 그 제조방법 | |
| US5652158A (en) | Method for making thin film transistors for a liquid crystal display | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH10321865A (ja) | 液晶表示素子駆動用薄膜トランジスタ及びその製造方法 | |
| JPH10135467A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100903791B1 (ko) | 표시 장치와 그 제조 방법 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 | |
| KR100212270B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20020092719A (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| JPH03246949A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2608985B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH0713145A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| GB2333393A (en) | Liquid crystal display | |
| JPH08213630A (ja) | 薄膜半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030224 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |