KR970077699A - 투명전극과 패드전극사이 낮은 접촉 저항을 갖는 반도체 장치 및 그 제조 방법 - Google Patents

투명전극과 패드전극사이 낮은 접촉 저항을 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR970077699A
KR970077699A KR1019970018766A KR19970018766A KR970077699A KR 970077699 A KR970077699 A KR 970077699A KR 1019970018766 A KR1019970018766 A KR 1019970018766A KR 19970018766 A KR19970018766 A KR 19970018766A KR 970077699 A KR970077699 A KR 970077699A
Authority
KR
South Korea
Prior art keywords
semiconductor region
layer
semiconductor device
protective layer
metal layer
Prior art date
Application number
KR1019970018766A
Other languages
English (en)
Other versions
KR100258487B1 (ko
Inventor
게니찌 나까무라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970077699A publication Critical patent/KR970077699A/ko
Application granted granted Critical
Publication of KR100258487B1 publication Critical patent/KR100258487B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

얇은 막 트랜지스터와 같은 반도체 장치에 있어서, 반도체 영역이 형성되고 절연막이 반도체 영역상에 형성되어 반도체 영역에 확장한 접촉홀을 가진다. 전기유도 금속층은 알루미늄으로 형성되어 접촉홀을 채운다. 전기유도 보호층은 금속층상에 형성되어 반도체 장치의 제조시 금속층의 산화를 방지한다. 보호층의 재료는 알루미늄보다 산화되기가 어렵다. 투명 전극은 보호층상에 형성되어 전극이 반도체 영역에 전기적으로 접속된다.
보호층은 티타늄이나 적층 티타늄 층 및 티타늄 질화물층으로 형성된다.

Description

투명전극과 패드전극사이 낮은 접촉 저항을 갖는 반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5는 본 발명의 제1실시예에 따른 액정 소자의 활성 매트릭스 어레이 기판의 단위 화소를 도시한 단면도.

Claims (21)

  1. 반도체 장치에 있어서, 반도체 영역과, 상기 반도체 영역상에 형성되고 상기 반도체 영역에 뻗어있는 접촉홀을 갖는 절연막과, 상기 접촉홀을 채우기 위한 전기유도 금속층과, 상기 반도체 장치의 제조시 상기 금속층이 산화를 방지하기 위해 상기 금속층상에 형성된 알루미늄보다 산화되기가 더 어려운 재료를 갖고 상기 금속층과 동일 패턴으로 패턴되는 전기유도 보호층과, 또한 상기 배선층이 상기 반도체 영역에 접속되게 하기 위해 상기 보호층 상에 형성된 투명 전극을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 장치는 얇은막 트랜지스터이고 상기 반도체 영역은 유리 기판상에 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 금속층은 알루미늄으로 형성되는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 반도체 영역은 실리콘으로 형성되고 상기 반도체 장치는 상기 반도체 영역으로 알루미늄의 이동을 방지하기 위해 상기 금속층과 상기 반도체 영역 사이에 배치된 이동 보호층을 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항의 어느 한 항에 있어서, 상기 보호층은 티타늄으로 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제1항 내지 제4항의 어느 한 항에 있어서, 상기 보호층은 티타늄층과 티타늄 질화물층의 적층으로 형성되는 것을 특징으로 하는 반도체 장치.
  7. 얇은막 트랜지스터에 있어서, 유리 기판과, 상기 유리 기판상에 형성된 반도체 영역과, 상기 반도체 영역상에 형성되고 상기 반도체 영역에 뻗어있는 접속홀을 갖는 절연막과, 상기 접촉홀을 채우기 위해 알루미늄으로 이루어진 전기유도 금속층과, 상기 반도체 장치의 제조시 금속층의 산화를 방지하기 위해 상기 금속층 상에 형성된 알루미늄보다 산화되기가 어려운 재료를 갖고 상기 금속층과 동일 패턴으로 패턴되는 전기유도 보호층과, 또한 ITO 층이 상기 반도체 영역에 전기적으로 접촉되도록 산소를 함유하는 분위기에서 상기 보호층상에 형성된 ITO 층을 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 반도체 영역은 실리콘으로 형성되고 상기 반도체 장치는 상기 반도체 영역으로 알루미늄의 이동을 방지하기 위해 상기 금속층과 상기 반도체 영역 사이에 배치된 이동 보호층을 더 포함하는 것을 특징으로 하는 얇은막 트랜지스터.
  9. 제7항 또는 제8항에 있어서, 상기 보호층은 티타늄으로 형성되는 것을 특징으로 하는 얇은막 트랜지스터.
  10. 제7항 또는 제8항에 있어서, 상기 보호층은 티타늄층과 티타늄 질화물층의 적층으로 형성되는 것을 특징으로 하는 반도체 장치.
  11. 반도체 장치 제조 방법에 있어서, 반도체 영역을 형성하는 단계와, 상기 반도체 영역상에 절연막을 형성하는 단계와, 상기 반도체 영역에 뻗어 있는 접촉홀을 형성하는 단계와, 전기유도 금속층으로 상기 접촉홀을 채우는 단계와, 상기 반도체 장치의 제조시 상기 금속층의 산화를 방지하기 위해 상기 금속층상에 알루미늄보다 산화되기가 더 어려운 재료를 갖는 전기유도 보호층을 형성하는 단계와, 또한 상기 ITO 층이 상기 반도체 영역에 전기적으로 접속되도록 산소를 함유하는 분위기에서 상기 보호층상에 ITO층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제11항에 있어서, 상기 반도체 장치는 얇은막 트랜지스터이고 반도체 영역을 형성하는 상기 단계는 유리기판상에 상기 반도체 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 제11항에 있어서, 상기 금속층은 알루미늄으로 형성되고, 상기 반도체 영역은 실리콘으로 형성되고 상기 방법은 상기 금속층을 형성하는 상기 단계전에 상기 반도체 영역으로 알루미늄의 이동을 방지하기 위해 상기 반도체 영역상에 이동 보호층을 배치하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  14. 제11항 내지 제13항의 어느 한 항에 있어서, 상기 보호층은 티타늄으로 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  15. 제11항 내지 제13항의 어느 한 항에 있어서, 상기 보호층은 티타늄층과 티티튬 질화물층의 적층으로 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  16. 제11항 내지 제13항의 어느 한 항에 있어서, ITO 층을 형성하는 상기 단계는 상기 ITO 층이 형성되기전에 상기 보호층의 표면을 에칭하는 것을 특징으로 하는 반도체 장치 제조 방법.
  17. 제16항에 있어서, 상기 보호층은 티타늄으로 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  18. 제16항에 있어서, 상기 보호층은 티타늄층과 티티튬 질화물층의 적층으로 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  19. 얇은막 트랜지스터 제조 방법에 있어서, 유리 기판상에 반도체 영역을 형성하는 단계와, 상기 반도체 영역상에 절연막을 형성하는 단계와, 상기 반도체 영역에 뻗어있는 접촉홀을 형성하는 단계와, 알루미늄의 전기유도 금속층으로 상기 접촉홀을 채우는 단계와, 상기 금속층의 산화를 방지하기 위해 상기 금속층상에 알루미늄보다 산화되기가 더 어려운 재료를 갖는 전기유도 보호층을 형성하는 단계와, 상기 보호층의 표면을 에칭하는 단계와, 또한 투명전극이 상기 반도체 영역에 전기적으로 접속되도록 상기 보호층상에 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 얇은막 트랜지스터 제조 방법.
  20. 제19항에 있어서, 상기 반도체 영역은 실리콘으로 형성되고, 상기 방법은 상기 금속층을 형성하는 상기 단계전에 상기 반도체 영역으로 알루미늄의 이동을 방지하기 위해 상기 반도체 영역상에 이동 보호층을 배치하는 단계를 포함하는 것을 특징으로 하는 얇은막 트랜지스터 제조 방법.
  21. 제18항에 있어서, 상기 보호층은 티타늄층과 티타늄 질화물층의 적층으로 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970018766A 1996-05-16 1997-05-15 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법 KR100258487B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12184896A JP2850850B2 (ja) 1996-05-16 1996-05-16 半導体装置の製造方法
JP96-121848 1996-05-16

Publications (2)

Publication Number Publication Date
KR970077699A true KR970077699A (ko) 1997-12-12
KR100258487B1 KR100258487B1 (ko) 2000-06-15

Family

ID=14821436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018766A KR100258487B1 (ko) 1996-05-16 1997-05-15 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법

Country Status (3)

Country Link
US (2) US6051883A (ko)
JP (1) JP2850850B2 (ko)
KR (1) KR100258487B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266110B1 (en) * 1996-07-30 2001-07-24 Kawasaki Steel Corporation Semiconductor device reeventing light from entering its substrate transistor and the same for driving reflection type liquid crystal
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
TW531684B (en) 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
KR100338008B1 (ko) * 1997-11-20 2002-10-25 삼성전자 주식회사 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
KR19990052396A (ko) * 1997-12-22 1999-07-05 김영환 액정 표시 소자 및 그의 제조방법
JP2000206562A (ja) * 1999-01-08 2000-07-28 Sony Corp 液晶表示装置
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
KR100503897B1 (ko) * 2000-02-19 2005-07-25 엘지.필립스 엘시디 주식회사 건식식각 장치의 기판 파손방지 방법 및 건식식각 장치
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2002031865A1 (en) 2000-10-13 2002-04-18 Emcore Corporation Method of making an electrode
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
US6727122B2 (en) * 2001-12-29 2004-04-27 Lg. Philips Lcd Co., Ltd. Method of fabricating polysilicon thin film transistor
US7361027B2 (en) * 2002-12-25 2008-04-22 Semiconductor Energy Laboratory Co., Ltd. Contact structure, display device and electronic device
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
JP2005092122A (ja) 2003-09-19 2005-04-07 Nec Corp 薄膜トランジスタ基板及びその製造方法
DE10357673A1 (de) * 2003-12-09 2005-07-28 Infineon Technologies Ag Montage- und Klebeschicht für Halbleiterbauelement
JP4055764B2 (ja) 2004-01-26 2008-03-05 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100838086B1 (ko) * 2007-05-22 2008-06-16 삼성에스디아이 주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR102091444B1 (ko) * 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US10726996B2 (en) * 2017-11-21 2020-07-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR102451538B1 (ko) 2017-12-05 2022-10-07 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655865B2 (ja) * 1988-03-16 1997-09-24 株式会社日立製作所 液晶表示装置の製造方法
JPH01235334A (ja) * 1988-03-16 1989-09-20 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH04326765A (ja) * 1991-04-26 1992-11-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05210116A (ja) * 1992-01-31 1993-08-20 Canon Inc 液晶表示装置
JP3491904B2 (ja) * 1992-02-21 2004-02-03 セイコーエプソン株式会社 液晶表示装置の製造方法
JPH05303116A (ja) * 1992-02-28 1993-11-16 Canon Inc 半導体装置
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
JP2738289B2 (ja) * 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
KR0169356B1 (ko) * 1995-01-06 1999-03-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JPH09107102A (ja) * 1995-10-09 1997-04-22 Sharp Corp 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
US6096572A (en) 2000-08-01
KR100258487B1 (ko) 2000-06-15
JPH09307113A (ja) 1997-11-28
US6051883A (en) 2000-04-18
JP2850850B2 (ja) 1999-01-27

Similar Documents

Publication Publication Date Title
KR970077699A (ko) 투명전극과 패드전극사이 낮은 접촉 저항을 갖는 반도체 장치 및 그 제조 방법
KR970024311A (ko) 반도체 장치, 액티브 매트릭스 기판 및 그의 제조 방법
KR970067775A (ko) 반도체 장치
KR910005418A (ko) 근접결합된 기판 온도감지 소자용 반도체 구조물
KR970076040A (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR950007059A (ko) 집적 회로
TW230261B (en) Semiconductor and process of manufacturing thereof
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
DE69320960D1 (de) Thermisch stabile elektrodenstruktur mit niedrigem widerstand für elektrolumineszente vorrichtungen
KR900008668A (ko) 반도체 장치
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR970063592A (ko) 다층 패드를 구비하는 반도체장치 및 그 제조방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR910013507A (ko) 반도체장치의 제조방법
KR900005593A (ko) 반도체장치
KR930020590A (ko) 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법
KR910003783A (ko) 반도체장치 및 그 제조방법
KR970059789A (ko) 액정 표시 장치의 전극배선 형성방법
KR920018889A (ko) 반도체장치의 층간콘택구조 및 그 방법
KR850002683A (ko) 반도체 장치
KR910017656A (ko) 반도체장치
KR950015605A (ko) 금속 배선을 갖는 접점부를 구비한 반도체 장치
KR870001655A (ko) 반도체장치의 제조방법
KR930003367A (ko) 주변부에 메탈 배선을 가진 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee