KR920018889A - 반도체장치의 층간콘택구조 및 그 방법 - Google Patents

반도체장치의 층간콘택구조 및 그 방법 Download PDF

Info

Publication number
KR920018889A
KR920018889A KR1019910004393A KR910004393A KR920018889A KR 920018889 A KR920018889 A KR 920018889A KR 1019910004393 A KR1019910004393 A KR 1019910004393A KR 910004393 A KR910004393 A KR 910004393A KR 920018889 A KR920018889 A KR 920018889A
Authority
KR
South Korea
Prior art keywords
conductive layer
contact hole
layer
thin film
interlayer
Prior art date
Application number
KR1019910004393A
Other languages
English (en)
Other versions
KR940000504B1 (ko
Inventor
배동주
장성남
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910004393A priority Critical patent/KR940000504B1/ko
Priority to TW080106140A priority patent/TW297908B/zh
Priority to FR9109992A priority patent/FR2674372B1/fr
Priority to US07/741,991 priority patent/US5285110A/en
Priority to ITMI912236A priority patent/IT1251005B/it
Priority to GB9117285A priority patent/GB2253938B/en
Priority to DE4126775A priority patent/DE4126775C2/de
Priority to JP3220575A priority patent/JPH0831523B2/ja
Publication of KR920018889A publication Critical patent/KR920018889A/ko
Priority to US07/977,867 priority patent/US5320980A/en
Application granted granted Critical
Publication of KR940000504B1 publication Critical patent/KR940000504B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

반도체장치의 층간콘택구조 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 층간콘택구조 및 그 방법을 설명하기 위한 평면도.
제5도는 제4도의 AA′선을 잘라본 본 발명에 의한 반도체장치 층간콘택구조를 설명하는 사시도.

Claims (19)

  1. 박막의 도전층과 금속배선층을 전기적으로 접속시키기 위한 층간콘택구조에 있어서, 반도체기판, 상기 반도체기판상에 피복되는 절연막, 상기 절연막의 소정영역에 형성된 두꺼운 도전층, 상기 두꺼운 도전층을 덮는 제1층간절연층, 상기 두꺼운 도전층의 상기 제1층간절연층내에 형성되는 제1콘택홀, 상기 제1콘택홀을 포함하며 상기 제1층간절연층상에 형성되는 박막의 도전층, 상기 박막의 도전층을 덮는 제2층간열연층, 상기 두꺼운 도전층 상의 상기 제1 및 제2층간절연층내에 형성되고 상기 제1콘택홀과는 교차되는 모양으로 형성되는 제2콘택홀, 및 상기 제2콘택홀을 포함하며 상기 제2층간절연층 상에 형성되는 금속배선층을 구비하며, 상기 두꺼운 도전층 위이서 상기 제2콘택홀 형성시 제1콘택홀과 제2콘택홀이 겹치는 부분에 남겨진 박막의 도전층의 수직구조물(30a)에 의해 상기 금속배선층과 박막의 도전층의 직접 접촉 면적을 크게한 것을 특징으로 하는 반도체장치의 층간콘택구조.
  2. 제1항에 있어서, 상기 두꺼운 도전층은 교차되는 모양으로 형성된 상기 제1콘택홀 및 제2콘택홀의 전체 크기보다 큰 것을 특징으로 하는 반도체장치의 층간콘택구조.
  3. 제1항에 있어서, 상기 교차되는 구조는 십자형인 것을 특징으로 하는 반도체장치의 층간콘택구조.
  4. 제1항에 있어서, 상기 박막의 도전층 두께는 500Å정도인 것을 특징으로 하는 반도체장치의 층간콘택구조.
  5. 제1항에 있어서, 상기 박막의 도전층 두께는 500Å이하인 것을 특징으로 하는 반도체장치의 층간콘택구조.
  6. 박막의 도전층과 금속배선층을 전기적으로 접속시키기 위한 층간 콘택구조에 있어서, 상기 박막의 도전층과 금속배선층을 접속시키기 위한 콘택홀이 형성된 영역의 수직하단부에 두꺼운 도전층을 형성하는 공정, 상기 두꺼운 도전층 전면에 제1층간절연층을 형성하는 공정, 상기 제1층간절연층에 제1컨택홀을 형성하는 공정, 제1콘택홀이 형성된 상기 제1층간절연층 상에 박막의 도전층을 형성하는 공정, 상기 박막의 도전층을 패터닝하는 공정, 패터닝된 상기 박막의 도전층 전면에 제2층간절연층을 형성하는 공정, 상기 제2층간절연층에 제2콘택홀을 형성하는 공정, 제2콘택홀이 형성된 상기 제2층간절연층 상에 도전물질을 종착하는 공정 및 상기 도전물질을 패터닝하여 금속배선층을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 층간콘택방법.
  7. 제6항에 있어서, 상기 제1콘택홀과 제2콘택홀을 교차되는 모양으로 형성되는 것을 특징으로 하는 반도체장치의 층간콘택방법.
  8. 제7항에 있어서, 상기 교차되는 모양은 십자형인 것을 특징으로 하는 반도체장치의 층간콘택방법.
  9. 제6항에 있어서, 상기 두꺼운 도전층은 상기 제1콘택홀과 제2콘택홀이 교차되어 형성된 크기보다 큰 것을 특징으로 하는 반도체장치의 층간콘택방법.
  10. 제6항에 있어서, 상기 두꺼운 도전층은 다결정실리콘층인 것을 특징으로 하는 반도체장치의 층증간콘택방법.
  11. 제10항에 있어서, 상기 다결정실리콘은 불순물이 도우프되거나 도우프되지 않은 것중 어느 하나인 것을 특징으로 하는 반도체장치의 층간콘택방법.
  12. 제6항에 있어서, 상기 두꺼운 도전층은 별도의 추가공정에 의해서 형성되는 것을 특징으로 하는 반도체장치의 층간콘택방법.
  13. 제6항에 있어서, 상기 두꺼운 도전층은 상기 박막의 도전층과 전기적 접속이 필요한 도전층을 연장한 것을 특징으로 하는 반도체장치의 층간콘택방법.
  14. 제6항에 있어서, 상기 박막의 도전층을 다결정실리콘인 것을 특징으로 하는 반도체장치의 층간콘택방법.
  15. 제14항에 있어서, 상기 다결정실리콘은 불순물이 도우프된 것인 것을 특징으로 하는 반도체장치의 층간콘택방법.
  16. 제14항에 있어서, 상기 박막의 도전층의 두께는 500Å정도인 것을 특징으로 하는 반도체장치의 층간콘택방법.
  17. 제6항에 있어서, 상기 제1층간절연층과, 제2층간절연층을 식각 선택비가 같거나 비슷한 절연물질인 것을 특징으로 하는 반도체장치의 층간콘택방법.
  18. 제6항에 있어서, 상기 제2콘택홀을 형성하기 위한 식각공정에 의해 상기 박막의 도전층중 평평한 부분과 상기 평평한 부분하에 형성된 제1층간절연층이 동시에 제거되는 것을 특징으로 하는 반도체장치의 층간콘택방법.
  19. 제6항에 있어서, 상기 금속배선층은 수직벽 모양으로 형성된 상기 박막의 도전층이 제공하는 접속면을 에워싸는 모양으로 형성되는 것을 특징으로 하는 반도체장치의 층간콘택방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910004393A 1991-03-20 1991-03-20 반도체장치의 층간콘택구조 및 그 제조방법 KR940000504B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019910004393A KR940000504B1 (ko) 1991-03-20 1991-03-20 반도체장치의 층간콘택구조 및 그 제조방법
TW080106140A TW297908B (ko) 1991-03-20 1991-08-05
FR9109992A FR2674372B1 (fr) 1991-03-20 1991-08-06 Structure d'interconnexion dans un dispositif a semiconducteurs et son procede de fabrication.
US07/741,991 US5285110A (en) 1991-03-20 1991-08-08 Interconnection structure in semiconductor device
ITMI912236A IT1251005B (it) 1991-03-20 1991-08-09 Struttura di interconnessione in un dispositivo a semiconduttore e relativo metodo
GB9117285A GB2253938B (en) 1991-03-20 1991-08-09 Interconnection structure in semiconductor device and method of forming such interconnection
DE4126775A DE4126775C2 (de) 1991-03-20 1991-08-13 Verbindungsstruktur eines Halbleiterbauelements und Verfahren zu ihrer Herstellung
JP3220575A JPH0831523B2 (ja) 1991-03-20 1991-08-30 半導体装置の層間コンタクト構造及びその方法
US07/977,867 US5320980A (en) 1991-03-20 1992-11-17 Interconnection structure in semiconductor device and the method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004393A KR940000504B1 (ko) 1991-03-20 1991-03-20 반도체장치의 층간콘택구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920018889A true KR920018889A (ko) 1992-10-22
KR940000504B1 KR940000504B1 (ko) 1994-01-21

Family

ID=19312268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004393A KR940000504B1 (ko) 1991-03-20 1991-03-20 반도체장치의 층간콘택구조 및 그 제조방법

Country Status (8)

Country Link
US (2) US5285110A (ko)
JP (1) JPH0831523B2 (ko)
KR (1) KR940000504B1 (ko)
DE (1) DE4126775C2 (ko)
FR (1) FR2674372B1 (ko)
GB (1) GB2253938B (ko)
IT (1) IT1251005B (ko)
TW (1) TW297908B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36475E (en) * 1993-09-15 1999-12-28 Hyundai Electronics Industries Co., Ltd. Method of forming a via plug in a semiconductor device
GB2290167B (en) * 1994-06-08 1999-01-20 Hyundai Electronics Ind Method for fabricating a semiconductor device
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
GB2333393B (en) * 1995-08-19 2000-03-29 Lg Electronics Inc Wiring structure for a liquid crystal display device and a method of manufacturing the same.
JP2005150339A (ja) * 2003-11-14 2005-06-09 Matsushita Electric Ind Co Ltd 電極形成方法、容量素子及びその製造方法
CN114256135A (zh) * 2020-09-22 2022-03-29 长鑫存储技术有限公司 开口结构及其形成方法、接触插塞及其形成方法
US11929280B2 (en) 2020-09-22 2024-03-12 Changxin Memory Technologies, Inc. Contact window structure and method for forming contact window structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518506A (en) * 1967-12-06 1970-06-30 Ibm Semiconductor device with contact metallurgy thereon,and method for making same
JPS6276653A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路
JPH0815152B2 (ja) * 1986-01-27 1996-02-14 三菱電機株式会社 半導体装置及びその製造方法
JPS63268258A (ja) * 1987-04-24 1988-11-04 Nec Corp 半導体装置
JPH0680733B2 (ja) * 1987-11-12 1994-10-12 株式会社東芝 半導体装置の配線接続部
EP0383610B1 (en) * 1989-02-17 1997-10-08 Matsushita Electronics Corporation Manufacturing method of semiconductor device
JP3199717B2 (ja) * 1989-09-08 2001-08-20 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5285110A (en) 1994-02-08
GB2253938A (en) 1992-09-23
IT1251005B (it) 1995-04-28
KR940000504B1 (ko) 1994-01-21
ITMI912236A0 (it) 1991-08-09
GB2253938B (en) 1995-03-01
TW297908B (ko) 1997-02-11
GB9117285D0 (en) 1991-09-25
DE4126775C2 (de) 1994-07-28
DE4126775A1 (de) 1992-09-24
US5320980A (en) 1994-06-14
JPH0831523B2 (ja) 1996-03-27
FR2674372A1 (fr) 1992-09-25
JPH04320051A (ja) 1992-11-10
ITMI912236A1 (it) 1993-02-09
FR2674372B1 (fr) 1994-04-15

Similar Documents

Publication Publication Date Title
KR960019784A (ko) 반도체장치 및 그의 제조방법
KR920702556A (ko) 반도체장치및 그 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR920018889A (ko) 반도체장치의 층간콘택구조 및 그 방법
KR970063592A (ko) 다층 패드를 구비하는 반도체장치 및 그 제조방법
KR900019127A (ko) 반도체 장치 및 제조방법
KR930020590A (ko) 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법
KR100268629B1 (ko) 반도체장치
KR930005120A (ko) 반도체 장치의 제조방법
KR940001419A (ko) 반도체 메모리장치 및 그 제조방법
KR920015622A (ko) 집적 회로의 제조방법
KR920017227A (ko) 반도체장치의 층간콘택 구조 및 그 제조방법
KR920015464A (ko) 반도체 장치의 전극배선층 및 그 제조방법
KR950004490A (ko) 반도체 장치 및 그 제조방법
KR920010820A (ko) 반도체 소자의 접속장치 및 그 제조방법
KR890013738A (ko) 집적회로 기판상의 소자들을 금속화층에 접속하는 방법
KR100247911B1 (ko) 반도체장치 및 그 제조방법
KR940001400A (ko) 워드라인 구조 및 그 형성방법
KR970018597A (ko) 반도체 장치 및 그의 제조 방법
KR940004753A (ko) 다층배선 구조의 층간절연층의 구조 및 그 형성방법
KR950021127A (ko) 반도체 소자의 콘택홀 제조방법
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법
KR900013644A (ko) 반도체 기억장치의 제조방법 및 그 소자
KR930017090A (ko) 배선막구조 및 그 제조방법
KR900013583A (ko) 반도체 소자의 접속장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee