KR930017090A - 배선막구조 및 그 제조방법 - Google Patents
배선막구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR930017090A KR930017090A KR1019920000104A KR920000104A KR930017090A KR 930017090 A KR930017090 A KR 930017090A KR 1019920000104 A KR1019920000104 A KR 1019920000104A KR 920000104 A KR920000104 A KR 920000104A KR 930017090 A KR930017090 A KR 930017090A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- film
- lower wiring
- strap pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract 15
- 238000000034 method Methods 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims 6
- 239000010410 layer Substances 0.000 claims 6
- 239000012535 impurity Substances 0.000 claims 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 5
- 239000011810 insulating material Substances 0.000 claims 3
- 125000006850 spacer group Chemical group 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000000007 visual effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 콘택트 홀을 통하여 상기 및 하부 배선막이 연결되어 있는 반도체장치에 있어서, 상기 콘택크 홀 내에 상기 하부배선막을 포함하는 반도체장치 및 그 제조방법을 제공하는 것을 특징으로 한다. 따라서 본 발명은 상부 및 하부배선막을 연결시킴에 있어서, 상기 하부배선막과 연결되도록 도전층으로 구성되는 스트랩 패턴을 이용함으로써, 상기 하부배선막의 디자인룰을 최대로 확보할 수 있는 이점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3도는 본 발명에 의한 배선막을 형성하기 위한 간략한 제 1레이아웃도, 제 4A도 내지 제 4D도는 상기 제 3도의 레이아웃을 이용한 본 발명에 의한 배선막의 제조방법의 제 1실시예를 나타낸 공정순서도, 제 5도는 본 발명에 의한 배선막을 형성하기 위한 간략한 제 2레이아웃도, 제6A도 내지 제 6E도는 상기 제 5도의 레이아웃을 이용한 본 발명에 의한 배선막의 제조방법의 제 2실시예를 나타낸 공정순서도.
Claims (16)
- 콘택트 홀을 통하여 상부 및 하부배선막이 연결되어 있는 반도체장치에 있어서, 상기 콘택트 홀내에 상기 하부배선막을 포함하는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서, 상기 하부배선막의 하부에 절연막을 개재하여 상기 콘택트 홀 보다 그 패턴 사이즈가 큰 스트랩 패턴을 더 구비하는 것을 특징으로 하는 반도체 장치.
- 제 2항에 있어서, 상기 스트랩 패턴을 불순물이 도우핑된 다결정실리콘인 것을 특징으로 하는 반도체 장치.
- 제 1항 혹은 제 2항의 어느 한 항에 있어서, 상기 하부배선막을 불순물이 도우핑된 다결정실리코인 것을 특징으로 하는 반도체 장치.
- 반도체기판상에 형성된 하부배선막을 포함하는 제 1콘택트훌; 상기 제 1콘택트 홀을 통하여 상기 하부배선막과연결되는 스트랩 패턴; 상기 스트랩 패턴의 일부분을 노출시키기 위하여 형성된 제 2콘택트 홀; 상기 제 2콘택트 홀을 통하여 상기 스트랩 패턴과 연결되는 상부배선막을 구비하는 것을 특징으로 하는 반도체 장치.
- 제 5항에 있어서, 상기 하부배선막을 포함하는 제 1콘택트 홀의 내벽에 스페이서를 더 구비하는 것을 특징으로 하는 반도체 장치.
- 제 6항에 있어서, 상기 스페이서는 산화막으로 구성되는 것을 특징으로 하는 반도체 장치.
- 제 5항에 있어서, 상기 하부배선막 및 스트랩 패턴은 불순물이 도우핑된 다결정실리콘인 것을 특징으로 하는 반도체 장치.
- 반도체기판상에 스트랩 패턴을 형성하는 공정; 상기 스트랩 패턴위에 하부배선막을 형성하는 공정; 상기 하부배선막의 형성후 결과물 전면에 제 1층간절연막을 형성하는 공정; 상기 하부배선막을 포함하도록, 상기 제 1층 간절연막에 콘택트 홀을 형성하는 공정; 및 상기 콘택트 홀을 통하여 상기 하부배선막과 연결되는 상부배선막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 8항에 있어서, 상기 스트랩 패턴 형성후 결과물 전면에 절연막을 도포하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 8항에 있어서, 상기 스트랩 패턴의 사이즈가 상기 콘택트 홀의 사이즈보다 큰 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 8항에 있어서, 상기 스트랩 패턴과 하부배선막은 불순물이 도우핑된 다결정실리콘인 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체기판상에 하부배선막을 형성하는 공정; 상기 하부배선막의 형성후 결과물 전면에 제 1층간절연막을 형성하는 공정; 상기 하부배선막을 포함하도록, 상기 제1층간절연막에 제1콘택트 홀을 형성하는 공정; 상기 제1콘택트 홀의 형성후, 결과물 전면에 제1도전층을 증착하여 스트랩 패턴을 형성하는 공정; 상기 스트랩 패턴 형성후 결과물 전면에 제2층간절연막을 형성하는 공정; 상기 스트랩 패턴의 일부분을 노출시키기 위하여, 상기 제2층 간절연막에 제2콘택트 홀을 형성하는 공정; 및 상기 제2콘택트 홀을 통하여 상기 스트랩 패턴과 연결되는 상부배선막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 13항에 있어서, 상기 제 1콘택트 홀의 형성후, 결과물 전면에 절연물질을 도포하고, 이어서 상기 절연물질 전면에 대한 이방성 시각공정을 실시함으로써 상기 제 1콘택트 홀의 내벽에 스페이서를 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 14항에 있어서, 상기 절연물질은 산화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제 13항에 있어서, 상기 하부배선막 및 스트랩 패턴은 불순물이 도우핑된 다결정실리콘인 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000104A KR950006342B1 (ko) | 1992-01-07 | 1992-01-07 | 배선막구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000104A KR950006342B1 (ko) | 1992-01-07 | 1992-01-07 | 배선막구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930017090A true KR930017090A (ko) | 1993-08-30 |
| KR950006342B1 KR950006342B1 (ko) | 1995-06-14 |
Family
ID=19327617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000104A KR950006342B1 (ko) | 1992-01-07 | 1992-01-07 | 배선막구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950006342B1 (ko) |
-
1992
- 1992-01-07 KR KR1019920000104A patent/KR950006342B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950006342B1 (ko) | 1995-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR980005382A (ko) | Soi소자 및 그 제조방법 | |
| KR980003732A (ko) | 액정표시소자의 제조방법 | |
| KR920001685A (ko) | 반도체장치 및 그의 제조방법 | |
| KR970023863A (ko) | 반도체장치 및 그 제조방법 | |
| KR900019155A (ko) | 식각 베리어를 사용한 콘택 형성 방법 | |
| KR890008940A (ko) | 반도체장치의 홈형 커패시터 셀의 제조방법 | |
| KR940018990A (ko) | 반도체 장치및 그 제조방법(A Semiconductor Device and a Method of Manufacturing Thereof) | |
| KR910013507A (ko) | 반도체장치의 제조방법 | |
| KR930005120A (ko) | 반도체 장치의 제조방법 | |
| KR920018889A (ko) | 반도체장치의 층간콘택구조 및 그 방법 | |
| KR930017090A (ko) | 배선막구조 및 그 제조방법 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR930009127A (ko) | Mos형 트랜지스터 반도체 장치 및 그 제조방법 | |
| KR900007107A (ko) | 반도체 소자 | |
| KR950009922A (ko) | 반도체소자의 콘택구조 및 그 제조방법 | |
| KR960043123A (ko) | 반도체 장치의 폴리사이드 간의 층간접속방법 | |
| KR960031682A (ko) | 반도체 소자의 접촉창 형성 방법 | |
| KR950024267A (ko) | 반도체장치의 금속배선시 콘택부 형성방법 및 구조 | |
| KR970018096A (ko) | 반도체 장치의 콘택플러 그 형성 방법 | |
| KR940016493A (ko) | 반도체소자의 접속장치 제조방법 | |
| KR950025869A (ko) | 콘택홀 형성방법 | |
| KR970003613A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR920005815A (ko) | 집적회로용 dram 셀 구조 및 커패시터 형성 방법 | |
| KR940001393A (ko) | 반도체메모리장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060607 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |