KR960043123A - 반도체 장치의 폴리사이드 간의 층간접속방법 - Google Patents

반도체 장치의 폴리사이드 간의 층간접속방법 Download PDF

Info

Publication number
KR960043123A
KR960043123A KR1019950014336A KR19950014336A KR960043123A KR 960043123 A KR960043123 A KR 960043123A KR 1019950014336 A KR1019950014336 A KR 1019950014336A KR 19950014336 A KR19950014336 A KR 19950014336A KR 960043123 A KR960043123 A KR 960043123A
Authority
KR
South Korea
Prior art keywords
layer
forming
polyside
silicide layer
silicide
Prior art date
Application number
KR1019950014336A
Other languages
English (en)
Other versions
KR0151055B1 (ko
Inventor
손진영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950014336A priority Critical patent/KR0151055B1/ko
Publication of KR960043123A publication Critical patent/KR960043123A/ko
Application granted granted Critical
Publication of KR0151055B1 publication Critical patent/KR0151055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

폴리사이드 간의 층간접속방법에 대해 기재되어 있다. 이는, 제1 다결정실리콘층과 제1 실리사이드층이 순차적으로 적층되어 있는 형태의 제1 폴리사이드층을 반도체 기판 상에 형성하는 제1공정, 결과물 전면에 층간절연층을 형성하는 제2 공정, 층간절연층을 식각함으로써 제1 실리사이드층의 소정부분을 노출시키는 접촉창을 형성하는 제3공정, 결과물 상에 제2다결정실리콘층을 형성하는 제4공정, 그 최대농점이 제1 실리사이드층에 위치하도록 불순물을 주입하는 제5공정 및 제2다결정실리콘층에 상에 제2 실리사이드층을 적층함으로써 제2 폴리사이드층을 형성하는 제6공정을 포함하는 것을 특징으로 한다. 따라서, 제1 폴리사이드와 제2 폴리사이드 간의 접촉저항 증가를 방지할 수 있다.

Description

반도체 장치의 폴리사이드 간의 층간접속방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 폴리사이드 간의 층간접속을 도시한 단면도이다.

Claims (5)

  1. 제1 다결정실리콘층과 제1 실리사이드층이 순차적으로 적층되어 있는 형태의 제1 폴리사이드층을 반도체 기판 상에 형성하는 제1 공정 :결과물 전면에 층간절연층을 형성하는 제2 공정 : 상기 층간절연층을 식각함으로써 상기제1 실리사이드층의 소정부분을 노출시키는 접촉창을 형성하는 제3공정 : 결과물 상에 제2 다결정실리콘층을 형성하는 제4공정 : 그 최대농도점이 상기 제1실리사이드층에 위치하도록 불순물을 주입하는 제5공정 : 및 상기 제2다결정실리콘층에 상에 제2실리사이드층을 적층함으로써 제2폴리사이드층을 형성하는 제6공정을 포함하는 것을 특징으로 하는 반도체장치의 폴리사이드 간의 층간접속방법.
  2. 제2항에 있어서, 상기 제5공정은, 상기 제2 다결정실리콘층에 도핑하는 불순물과 동일한 불순물을 사용하여 진행되는 것을 특징으로 하는 반도체 장치의 폴리사이드 간의 층간접속방법.
  3. 제1항에 있어서, 상기 불순물층의 불순물 농도는 상기 제2 다결정실리콘층의 불순물 농도 보다 낮지 않은것을 특징으로 하는 반도체 장치의 폴리사이드 간의 층간접속방법.
  4. 제1항에 있어서, 상기 제5공정은, 불순물층의 최대농도점이 상기 제1 실리사이드층에 위치하도록 진행되는 것을 특징으로 하는 반도체 장치의 폴리사이드 간의 층간접속방법.
  5. 제4항에 있어서, 상기 불순물층은 상기 제1 실리사이드층의 표면에 형성되는 것을 특징으로 하는 반도체장치의 폴리사이드 간의 층간접속방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014336A 1995-05-31 1995-05-31 반도체 장치의 폴리사이드 간의 층간 접속방법 KR0151055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014336A KR0151055B1 (ko) 1995-05-31 1995-05-31 반도체 장치의 폴리사이드 간의 층간 접속방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014336A KR0151055B1 (ko) 1995-05-31 1995-05-31 반도체 장치의 폴리사이드 간의 층간 접속방법

Publications (2)

Publication Number Publication Date
KR960043123A true KR960043123A (ko) 1996-12-23
KR0151055B1 KR0151055B1 (ko) 1998-12-01

Family

ID=19416229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014336A KR0151055B1 (ko) 1995-05-31 1995-05-31 반도체 장치의 폴리사이드 간의 층간 접속방법

Country Status (1)

Country Link
KR (1) KR0151055B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102422421B1 (ko) * 2015-06-01 2022-07-20 삼성전자주식회사 배선 구조 및 이를 적용한 전자소자

Also Published As

Publication number Publication date
KR0151055B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR980005382A (ko) Soi소자 및 그 제조방법
TW334590B (en) Semiconductor device and its manufacture
KR970063571A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR940012609A (ko) 디램셀의 저장전극 제조방법
KR960043123A (ko) 반도체 장치의 폴리사이드 간의 층간접속방법
KR980005667A (ko) 반도체 소자의 폴리사이드층 형성 방법
WO2003007361A3 (de) Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter
JPH088435A (ja) 薄膜トランジスタとその製造方法
KR960036045A (ko) 반도체 접속장치 및 그 제조방법
KR100211148B1 (ko) 바이모오스 반도체 메모리장치의 제조방법
KR980005890A (ko) 고전압 반도체 소자 및 그의 제조방법
KR970053569A (ko) 반도체 소자의 전기적 연결방법
KR970003614A (ko) 반도체 소자의 폴리사이드층 형성방법
KR930017090A (ko) 배선막구조 및 그 제조방법
KR920008841A (ko) 반도체 장치의 평탄화 방법 및 반도체 장치
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR960002491A (ko) 반도체 소자 전도막의 이온침투방지방법
KR970024014A (ko) 반도체장치의 전기적 연결방법
KR900003999A (ko) 반도체 장치 및 그 제조 방법
KR960019611A (ko) 반도체소자 제조방법
KR970054203A (ko) 비휘발성 메모리 셀의 제조 방법
KR970018096A (ko) 반도체 장치의 콘택플러 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee