KR970054203A - 비휘발성 메모리 셀의 제조 방법 - Google Patents
비휘발성 메모리 셀의 제조 방법 Download PDFInfo
- Publication number
- KR970054203A KR970054203A KR1019950047327A KR19950047327A KR970054203A KR 970054203 A KR970054203 A KR 970054203A KR 1019950047327 A KR1019950047327 A KR 1019950047327A KR 19950047327 A KR19950047327 A KR 19950047327A KR 970054203 A KR970054203 A KR 970054203A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- layer
- memory cell
- nonvolatile memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 6
- 229920005591 polysilicon Polymers 0.000 claims abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 비휘발성 메모리 셀의 제조 방법에 관한 것으로, 드레인 영역에서의 정전 용량 증가로 인한 비트라인의 복귀 속도 저하를 방지하기 위하여 산화막이 형성된 실리콘 기판상에 폴리실리콘층을 형성하고 상기 폴리실리콘층에 소오스 및 드레인 영역을 형성하므로써 소자의 특성을 향상시키며 고집적화를 이룰 수 있는 비휘발성 메모리 셀이 제조 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A 내지 제1E도는 본 발명에 따른 비휘발성 메모리 셀의 제조 방법을 설명하기 위한 소자의 단면도.
Claims (3)
- 비휘발성 메모리 셀의 제조 방법에 있어서, 필드 산화막이 형성된 실리콘 기판상에 산화막을 성장시킨 후 상기 산화막상에 폴리실리콘층을 형성하는 단계와, 상기 단계로부터 상기 폴리실리콘층에 채널 이온을 주입한 후 열처리하는 단계와, 상기 단계로부터 상기 폴리실리콘층상에 터널 산화막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적충된 구조의 게이트 전극을 형성하는 단계와, 상기 단계로부터 전체 상부면에 불순물 이온을 주입하여 상기 게이트 전극 양측부의 상기 폴리실리콘층에 소오스 및 드레인 영역을 형성하는 단계와, 상기 단계로부터 전체 상부면에 절연층을 형성한 후 상기 소오스 및 드레인 영역의 소정 부분이 노출되도록 상기 절연층을 식각하여 콘택 홀을 형성하는 단계와, 상기 단계로부터 상기 콘택 홀이 매립되도록 전체 상부면에 금속층을 형성한 후 상기 금속층을 패터닝하여 소오스 및 드레인 전극을 각각 형성하는 단계로 이루어지는 것을 특징으로 하는 비휘발성 메모리 셀의 제조 방법.
- 제1항에 있어서, 상기 산화막은 2000 내지 6000A의 두께로 형성되며, 상기 폴리실리콘층은 300 내지 2000A의 두께로 형성되는 것을 특징으로 하는 비휘발성 메모리 셀의 제조 방법.
- 제1항에 있어서, 상기 유전체막은 하부 산화막, 질화막 및 상부 산화막이 순차적으로 적충된 것을 특징으로 하는 비휘발성 메모리 셀의 제조 방법.※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950047327A KR970054203A (ko) | 1995-12-07 | 1995-12-07 | 비휘발성 메모리 셀의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950047327A KR970054203A (ko) | 1995-12-07 | 1995-12-07 | 비휘발성 메모리 셀의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970054203A true KR970054203A (ko) | 1997-07-31 |
Family
ID=66593079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950047327A KR970054203A (ko) | 1995-12-07 | 1995-12-07 | 비휘발성 메모리 셀의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970054203A (ko) |
-
1995
- 1995-12-07 KR KR1019950047327A patent/KR970054203A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
KR930011232A (ko) | 불휘발성 반도체메모리장치 및 그 제조방법 | |
KR970054231A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
KR910005296A (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 | |
KR950021643A (ko) | 디램셀 제조방법 | |
KR940010394A (ko) | 집적회로 및 집적회로 제조방법 | |
KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
KR970077229A (ko) | 반도체 장치의 제조 방법 | |
KR100545144B1 (ko) | 감소된시트저항을가지는신뢰할수있는폴리사이드게이트스택 | |
KR960036086A (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
KR970054236A (ko) | 플래쉬 메모리 소자 및 그 제조방법 | |
KR970054203A (ko) | 비휘발성 메모리 셀의 제조 방법 | |
KR970054227A (ko) | Nand형 비휘발성 메모리 소자 및 그 제조방법 | |
KR970053925A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
KR100751661B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
KR970054214A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
KR100734075B1 (ko) | 플래쉬 메모리 셀의 구조 및 그의 제조 방법 | |
KR970018611A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
KR20010085648A (ko) | 저 저항막이 매입된 반도체 장치 및 그 제조 방법 | |
KR960026771A (ko) | 비휘발성 메모리 소자 제조방법 | |
KR970003984A (ko) | 반도체 소자의 제조 방법 | |
KR970018625A (ko) | 이이피롬 반도체 장치 및 그 제조방법 | |
KR960039354A (ko) | 플래쉬 이이피롬 셀 제조방법 | |
KR970054267A (ko) | 플레쉬 메모리 소자 및 그 제조방법 | |
KR970053947A (ko) | 불휘발성 반도체 메모리장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |