KR970054236A - 플래쉬 메모리 소자 및 그 제조방법 - Google Patents

플래쉬 메모리 소자 및 그 제조방법 Download PDF

Info

Publication number
KR970054236A
KR970054236A KR1019950058733A KR19950058733A KR970054236A KR 970054236 A KR970054236 A KR 970054236A KR 1019950058733 A KR1019950058733 A KR 1019950058733A KR 19950058733 A KR19950058733 A KR 19950058733A KR 970054236 A KR970054236 A KR 970054236A
Authority
KR
South Korea
Prior art keywords
insulating film
floating gate
substrate
gate
buried bit
Prior art date
Application number
KR1019950058733A
Other languages
English (en)
Other versions
KR0179791B1 (ko
Inventor
라경만
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950058733A priority Critical patent/KR0179791B1/ko
Priority to JP8348083A priority patent/JP2926545B2/ja
Priority to US08/777,384 priority patent/US5777359A/en
Publication of KR970054236A publication Critical patent/KR970054236A/ko
Priority to US09/064,084 priority patent/US6087223A/en
Application granted granted Critical
Publication of KR0179791B1 publication Critical patent/KR0179791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자 및 그 제조방법에 관한 것으로, 기판 상에 서로 소정 간격 이격되도록 제1절연막 패턴을 형성하는 공정과; 상기 제1절연막 패턴 사이의 기판 상에 절연막을 형성하는 공정과; 상기 게이트 절연막과 제1절연막 패턴 상에 제1폴리실리콘을 증착하는 공정과; 상기 게이트 절연막과 제1절연막 패턴이 소정 부분 노출되도록 상기 제1폴리실리콘을 식각하여 플로팅 게이트를 형성하는 공정과; 상기 플로팅 게이트에 자기정합하여 기판 내에, 제1절연막 패턴과 인접된 부분은 얕은 정션을 가지며, 게이트 절연막과 인접된 부분은 깊은 정션을 가지는 구조의 매몰 비트 라인을 형성하는 공정과; 상기 플로팅 게이트와 매몰 비트 라인이 형성되어 있는 기판 상에 제2절연막을 형성하는 공정 및; 상기 제2절연막 상에 제어 게이트를 형성하는 공정을 포함하여 소자 제2조를 완료하므로써, 1) 무콘택 구조, 가상접지 구조를 가지면서 FN 터널방식으로 프로그램과 이레이즈를 할 수 있게 되어 고집적·저전력 메모리 셀 제작이 가능하며, 2) 제조공정의 간소화 및 제작의 용이함으로 인해 수율 향상을 기할 수 있고, 3) 매몰 비트 라인이 플로팅 게이트에 자기정합하여 형성되므로 셀의 채널을 정확하게 정의할 수 있어 셀 특성을 향상시킬 수 있는 고신뢰성의 플래쉬 메모리 소자를 구현할 수 있게 된다.

Description

플래쉬 메모리 소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내용 없음
제2도 내용 없음
제3(A)도 내지 제3(G)도는 본 발명에 의한 플래쉬 메모리 소자의 제조 방법을 도시한 공정수순도.

Claims (8)

  1. 기판과; 서로 소정 간격 이격되도록 상기 기판 내에 형성되며, 일측이 더 깊은 정션 깊이를 갖도록 형성된 복수개의 매몰 비트 라인과; 상기 임의의 매몰 비트 라인의 깊은 정션 부분과, 이웃하는 다른 임의의 매몰 비트 라인의 얕은 정션 부분이 소정 부분 포함되도록, 상기 매몰 비트 라인 사이의 기판 상에 형성되며, 깊은 정션과 인접된 부분은 얇은 두께로 가지고, 얇은 정션과 인접된 부분은 상대적으로 두꺼운 두께를 가지도록 이루어진 단차를 갖는 절연막과; 상기 절연막 상에 형성된 좌/우 비대칭 구조의 플로팅 게이트와; 상기 플로팅 게이트와, 내부에 매몰 비트 라인이 형성되어 있는 기판 상에 형성된 층간절연막 및; 상기 층간절연막 상에 형성된 제어 게이트를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자.
  2. 제1항에 있어서, 상기 절연막은 얇은 두께의 산화막과 두꺼운 두께의 제1절연막이 접해있는 구조로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자.
  3. 제2항에 있어서, 상기 제1절연막은 산화막은, 질화막 및, 불순물이 도핑되지 않은 폴리실리콘 중 선택된 어느 하나로 이루어져 있는 것을 특징으로 하는 플래쉬 메모리 소자.
  4. 제2항에 있어서, 상기 제1절연막은 200A 내지 300A의 두께를 가지도록 형성된 것을 특징으로 하는 플래쉬 메모리 소자.
  5. 기판 상에 서로 소정 간격 이격되도록 제1절연막 패턴을 형성하는 공정과; 상기 제1절연막 패턴 사이의 기판 상에 게이트 절연막을 형성하는 공정과; 상기 게이트 절연막과 제1절연막 패턴 상에 제1폴리 실리콘을 증착하는 공정과; 상기 게이트 절연막과 제1절연막 패턴이 소정 부분 노출되도록 제1폴리실리콘을 시작하여 플로팅 게이트를 형성하는 공정과; 상기 플로팅 게이트에 자기정합하여 기판 내에, 제1절연막 패턴과 인접된 부분은 얕은 정션을 가지며, 게이트 절연막가 인접된 부분은 깊은 정션을 가지는 구조의 매몰 비트 라인을 형성하는 공정과; 상기 플로팅 게이트와 매몰 비트 라인이 형성되어 있는 기판 상에 제2절연막을 형성하는 공정 및; 상기 제2절연막 상에 제어 게이트를 형성하는 공정을 포함하여 형성되는 것을 특징으로 하는 플래쉬 메모리 소자 제조방법.
  6. 제5항에 있어서, 상기 제1절연막은 200A 내지 300A의 두께를 가지도록 형성하는 것을 특징으로 하는 플래쉬 메모리 소자 제조방법.
  7. 제5항에 있어서, 상기 매몰 비트 라인을 형성하는 공정은 플로팅 게이트에 자기정합하여 도전형 불순물을 제1이온주입하는 공정과; 상기 플로팅 게이트를 마스크로 노출된 상기 제1절연막 패턴 및 게이트 절연막을 식각하는 공정 및; 상기 플로팅 게이트에 자기정합하여 도전형 불순물을 제2이온주입하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 플래쉬 메모리 소자 제조방법.
  8. 제5항에 있어서, 상기 제1절연막 패턴은 산화막이나 질화막 또는 불순물이 도핑되지 않은 폴리실리콘 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950058733A 1995-12-27 1995-12-27 플래쉬 메모리 소자 및 그 제조방법 KR0179791B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950058733A KR0179791B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자 및 그 제조방법
JP8348083A JP2926545B2 (ja) 1995-12-27 1996-12-26 フラッシュメモリ素子の製造方法
US08/777,384 US5777359A (en) 1995-12-27 1996-12-27 Semiconductor flash memory device and fabrication method of same
US09/064,084 US6087223A (en) 1995-12-27 1998-04-22 Method of fabricating flash memory with dissymmetrical floating gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950058733A KR0179791B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970054236A true KR970054236A (ko) 1997-07-31
KR0179791B1 KR0179791B1 (ko) 1999-03-20

Family

ID=19445068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058733A KR0179791B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자 및 그 제조방법

Country Status (3)

Country Link
US (2) US5777359A (ko)
JP (1) JP2926545B2 (ko)
KR (1) KR0179791B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
US6033955A (en) * 1998-09-23 2000-03-07 Advanced Micro Devices, Inc. Method of making flexibly partitioned metal line segments for a simultaneous operation flash memory device with a flexible bank partition architecture
JP4809545B2 (ja) * 2001-05-31 2011-11-09 株式会社半導体エネルギー研究所 半導体不揮発性メモリ及び電子機器
US6465307B1 (en) * 2001-11-30 2002-10-15 Texas Instruments Incorporated Method for manufacturing an asymmetric I/O transistor
KR100485486B1 (ko) * 2002-09-19 2005-04-27 동부아남반도체 주식회사 플래시 메모리 셀의 구조 및 그 제조 방법
KR100734261B1 (ko) * 2004-05-21 2007-07-02 삼성전자주식회사 커플링비를 향상시킬 수 있는 비휘발성 반도체 메모리 소자
KR100771418B1 (ko) * 2006-03-31 2007-10-30 주식회사 엑셀반도체 자기 정렬형 플래시 메모리 셀의 제조 방법
US9899485B2 (en) 2016-06-07 2018-02-20 International Business Machines Corporation Spatially decoupled floating gate semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671849A (en) * 1985-05-06 1987-06-09 International Business Machines Corporation Method for control of etch profile
EP0263220B1 (en) * 1986-10-08 1992-09-09 International Business Machines Corporation Method of forming a via-having a desired slope in a photoresist masked composite insulating layer
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process
US5303185A (en) * 1988-02-05 1994-04-12 Emanuel Hazani EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells
US5146291A (en) * 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
WO1990004855A1 (fr) * 1988-10-21 1990-05-03 Kabushiki Kaisha Toshiba Memoire a semi-conducteurs remanente et procede de production
US4902377A (en) * 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
JP2964636B2 (ja) * 1990-11-30 1999-10-18 日本電気株式会社 不揮発性半導体記憶装置の製造方法
KR940009644B1 (ko) * 1991-11-19 1994-10-15 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
JP3522788B2 (ja) * 1992-10-29 2004-04-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP3159850B2 (ja) * 1993-11-08 2001-04-23 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
JP3474614B2 (ja) * 1993-12-14 2003-12-08 マクロニクス インターナショナル カンパニイ リミテッド 不揮発性半導体メモリ装置及びその動作方法
JPH07177286A (ja) * 1993-12-17 1995-07-14 Ricoh Co Ltd ファクシミリ装置
US5395779A (en) * 1994-04-08 1995-03-07 United Microelectronics Corporation Process of manufacture of split gate EPROM device
JPH0992739A (ja) * 1995-06-29 1997-04-04 Sharp Corp 不揮発性半導体メモリとその駆動方法及び製造方法

Also Published As

Publication number Publication date
US6087223A (en) 2000-07-11
US5777359A (en) 1998-07-07
JP2926545B2 (ja) 1999-07-28
JPH09205158A (ja) 1997-08-05
KR0179791B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US5445981A (en) Method of making shallow trench source EPROM cell
JP2002237540A (ja) 半導体装置及びその製造方法
KR890017809A (ko) 영속성 메모리셀 및 그것의 제조방법
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR970072450A (ko) 플래쉬 메모리 및 이의 제조방법
KR960006046A (ko) 플레쉬 이.이.피.롬의 제조방법
KR910015065A (ko) 플로팅 게이트 기억셀의 전기적 소거 특성을 개선하는 방법
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
KR960012520A (ko) 과소거 동작 보상용으로서 측벽 분할 게이트를 갖는 비휘발성 반도체 장치
KR920001734A (ko) 비트라인 사이의 리치스루우 및 비트라인의 인터럽션에 대한 면역성을 제공하는 고밀도로 적층된 분할 게이트 eprom 셀
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
KR100210857B1 (ko) 비휘발성 메모리소자 및 그 제조방법
KR970018736A (ko) 플래쉬 이이피롬(flash EEPROM) 셀 구조 및 그 제조방법
KR970053925A (ko) 플래쉬 메모리 셀의 제조 방법
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
KR970018625A (ko) 이이피롬 반도체 장치 및 그 제조방법
KR100456256B1 (ko) 반도체장치및그제조방법
KR970030853A (ko) 불휘발성 메모리장치의 제조방법
KR100383764B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR100303916B1 (ko) 플레쉬 메모리 셀의 제조방법
KR970013338A (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR950007135A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR960002858A (ko) 반도체 메모리장치 및 그 제조방법
KR950007132A (ko) 불휘발성 반도체 메모리 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee