KR970013338A - 불휘발성 메모리 장치 및 그 제조 방법 - Google Patents

불휘발성 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR970013338A
KR970013338A KR1019950025716A KR19950025716A KR970013338A KR 970013338 A KR970013338 A KR 970013338A KR 1019950025716 A KR1019950025716 A KR 1019950025716A KR 19950025716 A KR19950025716 A KR 19950025716A KR 970013338 A KR970013338 A KR 970013338A
Authority
KR
South Korea
Prior art keywords
insulating film
nonvolatile memory
floating gate
memory device
gate
Prior art date
Application number
KR1019950025716A
Other languages
English (en)
Inventor
한정욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950025716A priority Critical patent/KR970013338A/ko
Publication of KR970013338A publication Critical patent/KR970013338A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate

Abstract

플로팅게이트와 컨트롤게이트가 수평 적층된 불휘발성 메모리 장치를 개시한다. 플로팅게이트와 컨트롤게이트가 층간 절연막을 사이에 두고 수평으로 적층된 구조를 갖고, 플로팅게이트와 드레인측의 고농도 불순물 영역이 중첩된 부분에 터널산화층을 구비한 불휘발성 메모리 장치를 제공한다.
본 발명에 의하면, 더블 폴리실리콘층을 수평 적층되는 구조를 갖게하여 토포러지(Topology)를 향상시켰을 뿐만 아니라 컨트롤게이트를 플로팅게이트 하부 채널 영역과 인접한 채널 영역에 중첩되게 함으로써 소거시 소거능력 저하를 방지하였고, 플로팅게이트와 컨트롤게이트를 동시에 정의함으로써 소자크기 축소의 제한을 개선하였다.

Description

불휘발성 메모리 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도A 및 제2B도는 본 발명의 불휘발성 메모리장치의 단면도이다.
제3A도 내지 제3H도는 본 발명의 제1실시예에 의한 불휘발성 메모리 셀의 제조방법을 단계적으로 도시한 공정순서도.
제4A도 내지 제4H도는 본 발명의 제2실시예에 의한 불휘발성 메모리 셀의 제조방법을 단계적으로 도시한 공정순서도.

Claims (4)

  1. 플로팅게이트와 터널 산화층을 구비한 불휘발성 메모리 장치에 있어서, 플로팅게이트와 컨트롤게이트가 층간 절연막을 사이에 두고 수평으로 적층된 구조를 갖고, 플로팅게이트와 드레인측의 고농도 불순물 영역이 중첩된 부분에 터널산화층을 구비한 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 고농도 불순물 영역은 더블확산(Double Diffused) 접합 구조를 갖는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 반도체 기판상에 게이트 절연막을 형성하는 공정, 상기 게이트 절연막 상부에 제1도전층을 도포하여 패터닝 하는 공정, 상기 결과물 전면에 층간절연막을 형성하는 공정, 상기 층간 절연막 및 상기 게이트 절연막을 식각한 후 불순물을 주입하여 터널영역 및 일차 고농도 불순물 영역을 동시에 정의하는 공정, 상기 터널영역 및 일차 고농도 불순물 영역상에 터널 절연막을 형성하는 공정, 제2도전층 및 레지스트막을 차례로 도포한후 선택비를 이용한 RIE하는 공정, 상기 제1도전층으로 구성된 컨트롤게이트 및 제2도전층으로 구성된 플로팅게이트를 동시에 정의하는 공정 및 상기 일차 고농도 불순물 영역상에 이차 고농도 불순물 영역을 형성하는 공정으로 이루어지는 것을 특징으로 하는 불휘발성 메모리 장치 제조 방법.
  4. 제3항에 있어서, 상기 층간 절연막을 형성하는 공정후, 상기 층간 절연막을 제1도전층 측벽에만 잔류시키는 RIE공정, 터널영역 및 일차 고농도 불순물 영역을 동시에 정의하여 게이트 절연막을 식각한 후 불순물을 주입하는 공정으로 대신하는 것을 특징으로 하는 불휘발성 메모리 장치 제조방법.
KR1019950025716A 1995-08-21 1995-08-21 불휘발성 메모리 장치 및 그 제조 방법 KR970013338A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950025716A KR970013338A (ko) 1995-08-21 1995-08-21 불휘발성 메모리 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025716A KR970013338A (ko) 1995-08-21 1995-08-21 불휘발성 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR970013338A true KR970013338A (ko) 1997-03-29

Family

ID=66595200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025716A KR970013338A (ko) 1995-08-21 1995-08-21 불휘발성 메모리 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR970013338A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399380B1 (ko) * 2000-03-30 2003-09-26 샤프 가부시키가이샤 불휘발성 반도체 기억장치, 그의 독출 및 기입 방법, 그의 제조방법
KR101240720B1 (ko) * 2005-03-23 2013-03-07 르네사스 일렉트로닉스 가부시키가이샤 반도체 기억 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399380B1 (ko) * 2000-03-30 2003-09-26 샤프 가부시키가이샤 불휘발성 반도체 기억장치, 그의 독출 및 기입 방법, 그의 제조방법
KR101240720B1 (ko) * 2005-03-23 2013-03-07 르네사스 일렉트로닉스 가부시키가이샤 반도체 기억 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US5397725A (en) Method of controlling oxide thinning in an EPROM or flash memory array
US5381028A (en) Nonvolatile semiconductor memory with raised source and drain
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR960036088A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR960026895A (ko) 이이피롬 셀 및 그 제조방법
US7183157B2 (en) Nonvolatile memory devices
KR960006046A (ko) 플레쉬 이.이.피.롬의 제조방법
JP2652931B2 (ja) 不揮発性メモリ素子の製造方法
US6903405B2 (en) Semiconductor memory device with a pair of floating gates
KR970013338A (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR950007129A (ko) 플레쉬 메모리 및 그 제조방법
KR950011030B1 (ko) 반도체 장치의 이이피롬 제조방법
KR100277900B1 (ko) 불휘발성 메모리 셀 및 그 제조방법
KR960006051A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR0124648B1 (ko) 플레쉬 이이피롬(eeprom)셀의 구조 및 제조방법
KR100281139B1 (ko) 비휘발성 메모리소자 및 그의 제조방법
KR100447218B1 (ko) 플래쉬메모리소자의구조및그제조방법
KR960026771A (ko) 비휘발성 메모리 소자 제조방법
KR960039406A (ko) 플래쉬 이이피롬 셀의 제조방법
KR100398039B1 (ko) 플래쉬메모리소자의제조방법
KR0137428B1 (ko) 플래쉬 이이피롬 제조방법
KR970018611A (ko) 비휘발성 메모리 셀 및 그 제조방법
KR970004033A (ko) 비휘발성 메모리 셀 및 그 제조방법
KR960006050A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR970018625A (ko) 이이피롬 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid