KR100399380B1 - 불휘발성 반도체 기억장치, 그의 독출 및 기입 방법, 그의 제조방법 - Google Patents
불휘발성 반도체 기억장치, 그의 독출 및 기입 방법, 그의 제조방법 Download PDFInfo
- Publication number
- KR100399380B1 KR100399380B1 KR10-2001-0017030A KR20010017030A KR100399380B1 KR 100399380 B1 KR100399380 B1 KR 100399380B1 KR 20010017030 A KR20010017030 A KR 20010017030A KR 100399380 B1 KR100399380 B1 KR 100399380B1
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- cell
- gate
- forming
- impurity diffusion
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 title claims description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000007667 floating Methods 0.000 claims abstract description 221
- 239000012535 impurity Substances 0.000 claims abstract description 106
- 238000009792 diffusion process Methods 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 239000010410 layer Substances 0.000 claims description 201
- 150000004767 nitrides Chemical class 0.000 claims description 57
- 125000006850 spacer group Chemical group 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 23
- 239000002344 surface layer Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002784 hot electron Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000003915 cell function Effects 0.000 claims 5
- 238000003860 storage Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 51
- 229920005591 polysilicon Polymers 0.000 description 51
- 238000002347 injection Methods 0.000 description 16
- 239000007924 injection Substances 0.000 description 16
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 102100027766 Atlastin-1 Human genes 0.000 description 5
- 101000825172 Dictyostelium discoideum Spore germination protein 3 Proteins 0.000 description 5
- 101000936983 Homo sapiens Atlastin-1 Proteins 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 235000015067 sauces Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 101100162194 Caenorhabditis elegans spg-7 gene Proteins 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- COCAUCFPFHUGAA-MGNBDDOMSA-N n-[3-[(1s,7s)-5-amino-4-thia-6-azabicyclo[5.1.0]oct-5-en-7-yl]-4-fluorophenyl]-5-chloropyridine-2-carboxamide Chemical compound C=1C=C(F)C([C@@]23N=C(SCC[C@@H]2C3)N)=CC=1NC(=O)C1=CC=C(Cl)C=N1 COCAUCFPFHUGAA-MGNBDDOMSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
기입/소거 | 구조 | CG | SPG | 드레인 | 소스 | 기판 | |
기입 1 | FN | FG-기판 | 20V | 0 | 0 | 0 | 0 |
기입 2 | FN | FG-기판 | -20V | 0 | 0 | 0 | 0 |
기입 3 | FN | FG-기판 | -12V | 0 | 4V | 0 | 0 |
기입 4 | CHE | 소스 | 12V | 2V | 4V | 0 | 0 |
기입 5 | CHE | 드레인 | 12V | 12V | 6V | 0 | 0 |
기입/소거 | 구조 | WL1 | WL2 | SPG1 | SPG2 | SPG3 | BL1 | BL2 | BL3 | BL4 | 기판 | |
기입 1 | FN | FG-기판 | 20V | 0 | 0 | 0 | 0 | 6V | 0 | 6V | 6V | 0 |
기입 2 | FN | FG-기판 | -20V | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
기입 3 | FN | FG-드레인 | -12V | 0 | 0 | 0 | 0 | 0 | 4V | 0 | 0 | 0 |
기입 4 | CHE | 소스 | 12V | 0 | 0 | 2V | 0 | 0 | 4V | 0 | 0 | 0 |
기입 5 | CHE | 드레인 | 12V | 0 | 0 | 8V | 0 | 0 | 6V | 0 | 0 | 0 |
Claims (57)
- 적어도 2개의 셀을 포함하는 불휘발성 반도체 기억장치로서,각 셀은;반도체기판상에, 제1절연막을 개재하여 형성된 플로팅 게이트;제2절연막을 개재하여 플로팅 게이트와 소정의 간격을 두고 바ㅏㄴ도체기판 상에 형성된 스플릿 게이트;적어도 플로팅 게이트상에 제3절연막을 개재하여 형성된 제어게이트; 및채널방향으로 스플릿게이트와 반대측의 플로팅 게이트의 단부와 용량결합하는, 반도체기판 표면층에 형성된 불순물확산층을 구비하고,여기에서 한 셀의 플로팅 게이트 및 스플릿게이트가 인접한 다른 셀의 플로팅 게이트 및 스플릿게이트와 채널방향을 따라 교대로 배열되고, 또한 한 셀의 불순물확산층이 인접한 다른 셀의 스플릿게이트와 용량결합함을 특징으로 하는 불휘발성 반도체 기억장치.
- 제1항에 있어서, 한 셀의 스플릿게이트가 플로팅 게이트와 소정의 간격을 두고 자기정합적으로 형성되어 있는 불휘발성 반도체 기억장치.
- 제1항에 있어서, 한 셀의 불순물확산층이 그 셀의 플로팅 게이트와 용량결합되어 있는 한편, 그 셀의 스플릿게이트와는 용량결합되어 있지 않은 불휘발성 반도체 기억장치.
- 제1항에 있어서, 서로 인접한 플로팅 게이트 사이의 반도체 기판에 형성된 트렌치내에, 스플릿게이트가 제2절연막을 개재하여 형성되어 있는 불휘발성 반도체 기억장치.
- 제4항에 있어서, 한 셀의 불순물확산층이, 반도체기판 표면층으로부터 트렌치의 측벽을 따라 연장되며 스플릿게이트에 인접하게 배치되어 있는 불휘발성 반도체 기억장치.
- 제1항에 있어서, 측벽 스페이서가 한 셀 및 인접한 다른 셀의 플로팅 게이트의 측벽상에 형성되고, 트렌치가 한 셀 및 인접한 다른 셀의 측벽 스페이서 사이에 형성되고 또한 불순물확산층이 각각의 측벽 스페이서 아래의 반도체기판 표면층에 형성되어 있는 불휘발성 반도체 기억장치.
- 제1항에 있어서, 복수개의 셀이 채널방향을 따라 형성되고, 한 셀의 불순물확산층이 그 셀의 드레인으로서 또한 인접한 다른 셀의 소스로서 기능하는 불휘발성 반도체 기억장치.
- 제1항에 있어서, 복수개의 셀이 채널방향을 따라 형성되고, 상기 복수개의 셀의 제어게이트가 단일 제어게이트로 구성되어 있는 불휘발성 벤도체 기억장치.
- 제 1항에 있어서, 복수개의 셀이 채널방향에 직교하는 Y방향을 따라 형성되고, 상기 복수개의 셀이 단일 불순물확산층을 통해 전기적으로 접속되어 있는 불휘발성 반도체 기억장치.
- 제 1항에 있어서, 복수개의 셀이 채널방향에 직교하는 Y방향을 따라 형성되고, 상기 복수개의 셀이 단일 스플릿게이트를 통해 전기적으로 접속되어 있는 불휘발성 반도체 기억장치.
- 제 1항에 있어서, 플로팅 불순물확산층이, 한 셀의 스플릿게이트 및 플로팅 게이트 사이의 반도체기판 표면층내에 형성되어 있는 불휘발성 반도체 기억장치.
- 제 11항에 있어서, 한 셀의 불순물확산층은 드레인으로서 기능하고, 인접한 다른 셀의 불순물확산층은 상기 한 셀의 소스로서 기능하고, 또한 상기 한 셀의 프로팅 불순물확산층은 그 셀로부터 데이터를 독출할때에, 그 셀의 드레인의 연장으로서 기능하는 불휘발성 반도체 기억장치.
- 제 11항에 있어서, 한 셀의 불순물확산층은 드레인으로서 기능하고, 인접한 다른 셀의 불순물확산층은 상기 한 셀의 소스로서 기능하고, 또한 상기 한 셀의 플로팅 불순물확산층은 그 셀로부터 데이터를 독출할때에, 그 셀의 소스의 연장으로서 기능하는 불휘발성 반도체 기억장치.
- 제 1항의 불휘발성 반도체 기억장치로부터 데이터를 독출하는 방법으로서,한 셀로부터의 데이터 독출이, 한 셀의 불순물확산층을 접지하고 인접한 다른 셀의 불순물확산층에 전압을 인가하거나 또는 상기 한 셀의 불순물확산층에 전압를 인가하고 상기 인접한 다른 셀의 불순물확산층을 접지함으로써 수행되는 것을 특징으로 하는 불휘발성 반도체 기억장치로부터 데이터를 독출하는 방법.
- 제 1항의 불휘발성 반도체 기억장치로부터 데이터를 독출하는 방법으로서,한 셀로부터의 데이터 독출이, 그 셀의 스플릿게이트에 전압를 인가하고 인접한 다른 셀의 스플릿게이트에 전압을 인가하지 않음에 의해 상기 인접한 다른 셀로부터 상기 한 셀을 격리함으로써 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억장치로부터 데이터를 독출하는 방법.
- 제 1항의 불휘발성 반도체 기억장치에 데이터를 기입하는 방법으로서,데이터의 기입이, 한 셀의 플로팅 게이트와 불순물확산층 사이에 또는 플로팅 게이트와 반도체기판 사이에 흐르는 FN 터널전류를 이용함으로써 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억장치에 데이터를 기입하는 방법.
- 불휘발성 반도체 기억장치로부터 데이터를 소거하는 방법으로서,제 16항의 방법에 의해 데이터를 기입한 후에. 선택된 원하는 셀의 플로팅 게이트와 불순물확산층 사이에 또는 데이터가 플로팅 게이트와 반도체기판 사이에 흐르는 FN 터널전류를 이용하여 소거되는 것을 것을 특징으로 하는, 불휘발성 반도체 기억장치로부터 데이터를 소거하는 방법.
- 제 1항의 불휘발성 반도체 기억장치에 데이터를 기입하는 방법으로서,한 셀로의 데이터 기입이, 상기 한 셀의 불순물확산층에 소정의 전위를 인가하고, 다른 셀의 불순물확산층을 접지함에 의해 전류를 흐르게 하고, 또한 스플릿게이트에 제 1 전류를 인가하여 스플릿게이트와 대향하는 채널영역을 약반전상태로 하여 스플릿게이트의 단부로부터 열전자를 주입함으로써 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억장치에 데이터를 기입하는 방법.
- 불휘발성 반도체 기억장치로부터 데이터를 소거하는 방법으로서,제 18항의 방법에 의해 데이터를 기입한 후에, 선택된 원하는 셀의 플로팅 게이트와 불순물확산층 사이에 또는 플로팅 게이트와 반도체 기판 사이 흐르는 FN 터널전류를 이용함으로써 데이터가 소거되는 것을 것을 특징으로 하는 불휘발성 반도체 기억장치로부터 데이터를 소거하는 방법.
- 제 1항의 불휘발성 반도체 기억장치에 데이터를 기입하는 방법으로서,한 셀로의 데이터 기입이, 상기 한 셀의 불순물확산층에 소정의 전위를 인가하고 다른 셀의 불순물확산층을 접지함에 의해 전류를 흐르게 하고, 또한 스플릿게이트에 제 2 전위를 인가하여 스플릿게이트와 대향하는 채널영역을 약반전상태로 하여 상기 한 셀의 스플릿게이트의 단부로부터 열전자를 주입함으로써 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억장치에 데이터를 기입하는 방법.
- 불휘발성 반도체 기억장치로부터 데이터를 소거하는 방법으로서,제 20항의 방법에 의해 데이터를 기입한 후에, 선택된 원하는 셀의 플로팅 게이트와 불순물확산층 사이에 또는 플로팅 게이트와 반도체기판 사이에 흐르는 FN 터널전류를 이용함으로써 데이터가 소거되는 것을 특징으로 하는 불휘발성 반도체 기억장치로부터 데이터를 소거하는 방법.
- 불휘발성 반도체 기억장치의 제조방법으로서,(a1) 반도체기판상에 적어도 2개의 셀을 형성하기 위하여, 적어도 2개의 플로팅 게이트를, 제 1 절연막을 개재하여, 채널방향으로 그들간에 소정의 간격을 두고 형성하는 단계;(b1) 반도체기판상에, 채널방향을 따라서 각각의 플로팅 게이트의 일측에 제 2 절연막을 개재하여 2개의 스플릿게이트를 형성하는 단계;(c1) 한 셀의 플로팅 게이트 및 인접한 다른 셀의 스플릿게이트와의 사이의 반도체기판 표면층에 불순물확산층을 형성함으로써, 그 불순물확산층이 한 셀의 플로팅 게이트 및 인접한 다른 셀의 스플릿게이트와 용량결합되도록 하는 단계; 및(d1) 각각의 플로팅 게이트상에 제 3 절연막을 개재하여 제어게이트를 형성하는 단계를 포함하는 불휘발성 반도체 기억장치의 제조방법.
- 제 22항에 있어서, 단계(c1)에서 불순물확산층의 형성과 동시에, 한 셀의 플로팅 게이트와 스플릿게이트 사이의 반도체기판 표면층에 플로팅 불순물확산층을 형성함으로써, 상기 플로팅 불순물확산층이 상기 한 셀의 플로팅 게이트 및 스플릿게이트와 용량결합되도록 하는 것을 특징으로 하는 불휘발성 반도체 기억장치의 제조방법.
- 제 22항에 있어서,상기 플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이며,제 1 도전층을 형성하는 단계;적어도 제 1 도전층상에 도전성물질층을 퇴적하는 단계;상기 도전성물질층상에 원하는 형태의 질화물막을 형성하고, 상기 질화물막의 측벽상에 측벽 스페이서를 형성하는 단계; 및질화물막 및 측벽 스페이서를 마스크로서 이용하여 도전성물질을 에칭함으로써 제 2 도전층을 자기정합적으로 형성하는 단계에 의해 상기 플로팅 게이트가 형성되는 것을 특징으로 하는 불휘발성 반도체 기억장치의 제조방법.
- 제 22항에 있어서,상기 플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이며,제 1 도전성물질층, 산화물막 및 질화물막을 순차적으로 형성하고, 마스크를 이용하여 이 막들을 원하는 형태로 에칭하여 제 1 도전층을 형성하는 단계;제 1 도전층에 형성된 스페이스내에 절연막을 매립하고, 산화물막 및 질화물막을 제거하는 단계; 및산화물막 및 질화물막이 제거된 부분에 도전성물질을 매립하여 제 2도전층을 자기정합적으로 형성하는 단계에 의해 상기 플로팅 게이트가 형성되는 것을 특징으로 하는 불휘발성 반도체 기억장치의 제조방법..
- 불휘발성 반도체 기억장치의 제조방법으로서,(a2) 반도체기판상에 적어도 2개의 셀을 형성하기 위하여, 적어도 2개의 플로팅 게이트를, 제 1 절연막을 개재하여, 채널방향으로 그들간에 소정의 간격을 두고 형성하는 단계;(b2) 플로팅 게이트를 마스크로서 이용하거나 또는 플로팅 게이트상에 형성된 마스크를 이용하여 불순물을 비스듬한 방향으로부터 이온주입함으로써, 각각의 플로팅 게이트의 일측의 반도체기판 표면층에 불순물확산층을 형성하는 단계;(c2) 각각의 플로팅 게이트를 마스크로서 이용하거나 또는 플로팅 게이트상에 형성된 마스크를 이용하여, 불순물확산층의 일부를 포함하는 반도체기판에 2개의 트렌치를 형성하는 단계;(d2) 트렌치의 측면 및 저면에 제2절연막을 형성하는 단계;(e2) 트렌치에 도전성물질을 매립함으로써 스플릿게이트 2개를 형성하는 단계; 및(f2) 각각의 플로팅 게이트상에 제 3절연막을 개재하여 제어게이트를 형성하는 단계를 포함하는 불휘발성 반도체 기억장치의 제조방법.
- 제 26항에 있어서, 트렌치는 플로팅 게이트를 마스크로서 이용하여 자기정합적으로 형성되는 방법.
- 제 26항에 있어서, 스플릿게이트는 플로팅 게이트를 마스크로서 이용하여 자기정합적으로 형성되는 방법.
- 제 26항에 있어서, 단계 (f2)는, 트렌치에 매립된 도전성 물질을 소정의 두께만큼 제거하여 스플릿게이트를 제공하는 단계 및 도전성물질이 제거된 부분에 절연막을 매립하여 상기 스플릿게이트의 상부 표면을 덮는 단계를 포함하는 방법.
- 제 26항에 있어서, 플로팅 게이트의 표면레벨이 스플릿게이트상의 절연막의 표면레벨과 거의 같고 또한 상기 절연막이 플로팅 게이트와 겹쳐지지 않는 것을 특징으로 하는 방법.
- 제 26항에 있어서, 스플릿게이트의 표면레벨이 반도체기판의 표면레벨보다 낮은 것을 특징으로 하는 방법.
- 제26항에 있어서, 플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이고, 상기 플로팅 게이트는:제1도전층을 형성하는 단계;적어도 제1도전층상에 도전성물질을 퇴적하는 단계;상기 도전성물질층상에 원하는 형태의 질화물막을 형성하고, 상기 질화물막의 측벽에 측벽 스페이서를 형성하는 단계; 및질화물막 및 측벽 스페이서를 마이크로서 이용하여 도전성물질을 에칭함으로써 제 2도전층을 자기정합적으로 형성하는 단계에 의해 형성되는 것을 특징으로 하는 방법.
- 제26항에 있어서, 플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이고, 상기 플로팅 게이트는:제1도전성물질층, 산화물막 및 질화물막을 순차적으로 형성하고, 마스크를 이용하여 이 막들을 원하는 형태로 에칭하여 제1도전층을 형성하는 단계;제1도전층에 형성된 스페이스내에 절연막을 매립하고, 산화물막 및 질화물막을 제거하는 단계; 및산화물막 및 질화물막이 제거된 부분에 도전성물질을 매립하여 제 2도전층을 자기정합적으로 형성하는 단계에 의하여 형성되는 것을 특징으로 하는 방법.
- 불휘발성 반도체 기억장치의 제조방법으로서,(a2) 반도체기판상에 적어도 2개의 셀을 형성하기 위하여, 적어도 2개의 플로팅 게이트를, 제1절연막을 개재하여, 채널방향으로 그들간에 소정의 간격을 두고 형성하는 단계;(b2) 플로팅 게이트를 마스크로서 이용하거나 또는 플로팅 게이트상에 형성된 마스크를 이용하여, 불순물을 비스듬한 방향으로부터 이온주입함으로써, 각각의 플로팅 게이트의 일측의 반도체기판 표면층에 불순물확산층을 형성하는 단계;(c2)′ 각각의 플로팅 게이트의 측벽상에 측벽 스페이서를 형성하고, 또한 플로팅 게이트 및 측벽 스페이서를 마스크로서 이용하여 불순물확산층의 일부를 포함하는 반도체기판에 2개의 트렌치를 형성하는 단계;(d2) 트렌치의 측변 및 저면에 제2절연막을 형성하는 단계;(e2) 트렌치를 도전성물질로 매립함으로써 스플릿게이트 2개를 형성하는 단계; 및(f2) 각각의 플로팅 게이트상에 제3절연막을 개재하여 제어게이트를 형성하는 단계를 포함하는, 불휘발성 반도체 기억장치의 제조방법.
- 제34항에 있어서, 트렌치는 플로팅 게이트 및 측벽 스페이서를 마스크로서 이용하여 자기정합적으로 형성되는 것을 특징으로 하는 방법.
- 제 35항에 있어서, 스플릿게이트는 플로팅 게이트 및 측벽 스페이서를 마스크로서 이용하여 자기정합적으로 형성되는 것을 특징으로 하는 방법.
- 제35항에 있어서, 단계 (f2)는, 트렌치에 매립된 도전성물질을 소정의 두께만큼 제거하여 스플릿게이트를 제공하는 단계 및 도전성물질이 제거된 부분에 절연막을 매립하여 상기 스플릿게이트의 상부 표면을 덮는 단계를 포함하는 것을 특징으로 하는 방법.
- 제35항에 있어서, 플로팅 게이트의 표면레벨이 스플릿게이트상의 절연막의 표면레벨과 거의 같고 또한 상기 절연막이 플로팅 게이트와 겹쳐지지 않는 것을 특징으로 하는 방법.
- 제35항에 있어서, 스플릿게이트의 표면레벨이 반도체기판의 표면레벨보다 낮은 것을 특징으로 하는 방법.
- 제35항에 있어서,플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이,상기 플로팅 게이트는:제1도전층을 형성하는 단계;적어도 제1도전층상에 도전성물질을 퇴적하는 단계;상기 도전성물질층상에 원하는 형태의 질화물막을 형성하고, 상기 질화물막의 측벽상에 측벽 스페이서를 형성하는 단계; 및질화물막 및 측벽 스페이서를 마스크로서 이용하여 도전성물질을 에칭함으로써 제2도전층을 자기정합적으로 형성하는 단계에 의해 형성되는 것을 특징으로 하는 방법.
- 제35항에 있어서,플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이고,상기 플로팅 게이트는:제1도전성물질층, 산화물막 및 질화물막을 순차적으로 형성하고, 마스크를 이용하여 이 막들을 원하는 형태로 에칭하여 제1도전층을 형성하는 단계;제1도전층에 형성된 스페이스내에 절연막을 매립하고, 산화물막 및 질화물막을 제거하는 단계; 및산화물막 및 질화물막이 제거된 부분에 도전성물질을 매립하여 제2도전층을 자기정합적으로 형성하는 단계에 의해 형성하는 것을 특징으로 하는 방법.
- 불휘발성 반도체 기억장치의 제조방법,(a2) 반도체기판상에 적어도 2개의 셀을 형성하기 위하여, 적어도 2개의 플로팅 게이트를, 제1절연막을 개재하여, 채널방향으로 그들간에 소정의 간격을 두고 형성하는 단계;(b2)″ 플로팅 게이트를 마스크로서 이용하거나 또는 플로팅 게이트상에 형성된 마스크를 이용하여, 적어도 플로팅 게이트 사이의 영역에 이온을 주입하고 어닐링하는 단계;(c2)″ 각각의 플로팅 게이트의 측벽상에 측벽 스페이서를 형성하고, 또한 플로팅 게이트 및 측벽 스페이서를 마스크로서 이용하여 2개의 트렌치를 형성함으로써, 각각의 측벽 스페이서의 아래의 반도체기판 표면층에 플로팅 불순물확산층 및 불순물확산층을 제공하는 단계;(d2) 트렌치의 측면 및 저면에 제2절연막을 형성하는 단계;(e2) 트렌치를 도전성물질로 매립함으로써 스플릿게이트 2개를 형성하는 단계; 및(f2) 각각의 플로팅 게이트상에 제3절연막을 개재하여 제어게이트를 형성하는 단계를 포함하는, 불휘발성 반도체 기억장치의 제조방법.
- 제42항에 있어서, 트렌치는 플로팅 게이트 및 측벽 스페이서를 마스크로서 이용하여 자기정합적으로 형성되는 방법.
- 제42항에 있어서, 스플릿게이트는 플로팅 게이트 및 측벽 스페이서를 마스크로서 이용하여 자기정합적으로 형성되는 방법.
- 제42항에 있어서, 단계 (f2)는, 트렌치에 매립된 도전성물질을 소정의 두께만큼 제거하여 스플릿게이트를 제공하는 단계 및 도전성물질이 제거된 부분에 절연막을 매립하여 상기 스플릿게이트의 상부 표면을 덮는 단계를 포함하는 방법.
- 제42항에 있어서, 플로팅 게이트의 표면레벨이 스플릿게이트상의 절연막의 표면레벨과 거의 같고 또한 상기 절연막이 플로팅 게이트와 겹쳐지지 않는 방법.
- 제42항에 있어서, 스플릿게이트의 표면레벨이 반도체기판의 표면레벨보다 낮은 것을 특징으로 하는 방법.
- 제 42항에 있어서, 플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이고, 상기 플로팅 게이트는:제1도전층을 형성하는 단계;적어도 제1도전층상에 도전성물질을 퇴적하는 단계;상기 도전성물질층상에 원하는 형태의 질화물막을 형성하고, 상기 질화물막의 측벽상에 측벽 스페이서를 형성하는 단계; 및질화물막 및 측벽 스페이서를 마스크로서 이용하여 도전성물질을 에칭함으로써 제2도전층을 자기정합적으로 형성하는 단계에 의해 형성되는 것을 특징으로 하는 방법.
- 제 42항에 있어서, 플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이고, 상기 플로팅 게이트는:제1도전성물질층, 산화물막 및 질화물막을 순차적으로 형성하고, 마스크를 이용하여 그들을 원하는 형태로 에칭하여 제1도전층을 형성하는 단계;제1도전층에 형성된 스페이스내에 절연막을 매립하고, 산화물막 및 질화물막을 제거하는 단계; 및산화물막 및 질화물막이 제거된 부분에 도전성물질을 매립하여 제2도전층을 자기정합적으로 형성되는 단계에 의해 형성되는 것을 특징으로 하는 방법.
- 불휘발성 반도체 기억장치의 제조방법으로서,(a2) 반도체기판상에 적어도 2개의 셀을 형성하기 위하여, 적어도 2개의 플로팅 게이트를, 제1절연막을 개재하여, 채널방향으로 그들간에 소정의 간격을 두고 형성하는 단계;(b2)'' 플로팅 게이트를 마스크로서 이용하거나 또는 플로팅 게이트상에 형성된 마스크를 이용하여, 적어도 플로팅 게이트 사이의 영역에 이온을 주입하고 어닐링하는 단계;(c2)''' 적어도 플로팅 게이트 사이에 2개의 트렌치를 형성함으로써, 트렌치의 측면을 따라 연장된 플로팅 게이트의 단부 아래로, 플로팅 불순물확산층 및 불순물확산층을 각각 제공하는 단계;(d2) 트렌치의 측면 및 저면에 제2절연막을 형성하는 단계;(e2) 트렌치를 도전성물질로 매립함으로써 스플릿게이트 2개를 형성하는 단계; 및(f2) 각각의 플로팅 게이트상에 제3절연막을 개재하여 제어게이트를 형성하는 단계를 포함하는, 불휘발성 반도체 기억장치의 제조방법.
- 제50항에 있어서, 트렌치는 플로팅 게이트를 마스크로서 이용하여 자기정합적으로 형성되는 방법.
- 제50항에 있어서, 스플릿게이트는 플로팅 게이트를 마스크로서 이용하여 자기정합적으로 형성되는 방법.
- 제50항에 있어서, 단계(f2)는, 트렌치에 매립된 도전성물질을 소정의 두께만큼 제거하여 스플릿게이트를 제공하는 단계 및 도전성물질이 제거된 부분에 절연막을 매립하여 상기 스플릿게이트의 상부 표면을 덮는 단계를 포함하는 방법.
- 제50항에 있어서, 플로팅 게이트의 표면레벨이 스플릿게이트상의 절연막의 표면레벨과 거의 같고 또한 상기 절연막이 플로팅 게이트와 겹쳐지지 않는 방법.
- 제50항에 있어서, 스플릿게이트의 표면레벨이 반도체기판의 표면레벨보다 낮은 방법.
- 제50항에 있어서, 플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이고, 상기 플로팅 게이트는:제1도전층을 형성하는 단계;적어도 제1도전층상에 도전성물질을 퇴적하는 단계;상기 도전성물질층상에 원하는 형태의 질화물막을 형성하고, 상기 질화물막의 측벽상에 측벽 스페이서를 형성하는 단계; 및질화물막 및 측벽 스페이서를 마스크로서 이용하여 도전성물질을 에칭함으로써 제 2도전층을 자기정합적으로 형성하는 단계에 의해 형성되는 것을 특징으로 하는 방법.
- 제50항에 있어서, 플로팅 게이트는 2개의 도전층으로 이루어진 적층구조이고, 상기 플로팅 게이트는:제1도전성 물질층, 산화물막 및 질화물막을 순차적으로 형성하고, 마스크를 이용하여 그들을 원하는 형태로 에칭하여 제1도전층을 형성하는 단계;제1도전층에 형성된 스페이스내에 절연막을 매립하고, 산화물막 및 질화물막을 제거하는 단계; 및산화물막 및 질화물막이 제거된 부분에 도전성물질을 매립하여 제2도전층을 자기정합적으로 형성하는 단계에 의해 형성되는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-94339 | 2000-03-30 | ||
JP2000094339A JP4117998B2 (ja) | 2000-03-30 | 2000-03-30 | 不揮発性半導体記憶装置、その読み出し、書き込み方法及び消去方法、その製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010095188A KR20010095188A (ko) | 2001-11-03 |
KR100399380B1 true KR100399380B1 (ko) | 2003-09-26 |
Family
ID=18609403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0017030A KR100399380B1 (ko) | 2000-03-30 | 2001-03-30 | 불휘발성 반도체 기억장치, 그의 독출 및 기입 방법, 그의 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6493264B2 (ko) |
EP (1) | EP1139426A3 (ko) |
JP (1) | JP4117998B2 (ko) |
KR (1) | KR100399380B1 (ko) |
TW (1) | TW483126B (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100364803B1 (ko) * | 2000-11-15 | 2002-12-16 | 주식회사 하이닉스반도체 | 비휘발성 메모리 제조 방법 |
JP4027656B2 (ja) | 2001-12-10 | 2007-12-26 | シャープ株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
US6777725B2 (en) * | 2002-06-14 | 2004-08-17 | Ingentix Gmbh & Co. Kg | NROM memory circuit with recessed bitline |
US6862223B1 (en) * | 2002-07-05 | 2005-03-01 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
US7064978B2 (en) * | 2002-07-05 | 2006-06-20 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
JP3851914B2 (ja) | 2003-07-09 | 2006-11-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6972230B1 (en) | 2004-06-10 | 2005-12-06 | Macronix International Co., Ltd. | Method for fabricating a floating gate memory device |
US8138540B2 (en) * | 2005-10-24 | 2012-03-20 | Macronix International Co., Ltd. | Trench type non-volatile memory having three storage locations in one memory cell |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
JP6718248B2 (ja) * | 2016-02-17 | 2020-07-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5225362A (en) * | 1992-06-01 | 1993-07-06 | National Semiconductor Corporation | Method of manufacturing a full feature high density EEPROM cell with poly tunnel spacer |
US5453391A (en) * | 1992-01-22 | 1995-09-26 | Macronix International Co., Ltd. | Method for manufacturing a contactless floating gate transistor array |
KR970013338A (ko) * | 1995-08-21 | 1997-03-29 | 김광호 | 불휘발성 메모리 장치 및 그 제조 방법 |
US5641989A (en) * | 1994-06-03 | 1997-06-24 | Nippon Steel Corporation | Semiconductor device having field-shield isolation structures and a method of making the same |
KR19980073573A (ko) * | 1997-03-17 | 1998-11-05 | 윤종용 | 커플링 비 및 절연특성이 개선된 불휘발성 반도체 메모리 장치의 제조방법 |
KR19990009425A (ko) * | 1997-07-09 | 1999-02-05 | 문정환 | 비휘발성 메모리 소자의 제조 방법 |
KR20000003840A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 비휘발성 메모리 셀 및 그 제조방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2862434B2 (ja) | 1991-06-07 | 1999-03-03 | シャープ株式会社 | 不揮発性メモリ |
US5712180A (en) * | 1992-01-14 | 1998-01-27 | Sundisk Corporation | EEPROM with split gate source side injection |
US5422504A (en) | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
US5495441A (en) * | 1994-05-18 | 1996-02-27 | United Microelectronics Corporation | Split-gate flash memory cell |
US5880499A (en) * | 1994-11-11 | 1999-03-09 | Nec Corporation | Memory cell of a nonvolatile semiconductor device |
JP4070249B2 (ja) | 1994-11-22 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US5793079A (en) | 1996-07-22 | 1998-08-11 | Catalyst Semiconductor, Inc. | Single transistor non-volatile electrically alterable semiconductor memory device |
KR100261191B1 (ko) * | 1996-08-06 | 2000-07-01 | 김영환 | 비휘발성 메모리소자 및 제조방법 |
JP3264241B2 (ja) | 1998-02-10 | 2002-03-11 | 日本電気株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-03-30 JP JP2000094339A patent/JP4117998B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-22 US US09/789,816 patent/US6493264B2/en not_active Expired - Lifetime
- 2001-02-28 EP EP01301827A patent/EP1139426A3/en not_active Withdrawn
- 2001-03-02 TW TW090104915A patent/TW483126B/zh not_active IP Right Cessation
- 2001-03-30 KR KR10-2001-0017030A patent/KR100399380B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5453391A (en) * | 1992-01-22 | 1995-09-26 | Macronix International Co., Ltd. | Method for manufacturing a contactless floating gate transistor array |
US5225362A (en) * | 1992-06-01 | 1993-07-06 | National Semiconductor Corporation | Method of manufacturing a full feature high density EEPROM cell with poly tunnel spacer |
US5641989A (en) * | 1994-06-03 | 1997-06-24 | Nippon Steel Corporation | Semiconductor device having field-shield isolation structures and a method of making the same |
KR970013338A (ko) * | 1995-08-21 | 1997-03-29 | 김광호 | 불휘발성 메모리 장치 및 그 제조 방법 |
KR19980073573A (ko) * | 1997-03-17 | 1998-11-05 | 윤종용 | 커플링 비 및 절연특성이 개선된 불휘발성 반도체 메모리 장치의 제조방법 |
KR19990009425A (ko) * | 1997-07-09 | 1999-02-05 | 문정환 | 비휘발성 메모리 소자의 제조 방법 |
KR20000003840A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 비휘발성 메모리 셀 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20010036107A1 (en) | 2001-11-01 |
JP4117998B2 (ja) | 2008-07-16 |
JP2001284555A (ja) | 2001-10-12 |
US6493264B2 (en) | 2002-12-10 |
EP1139426A3 (en) | 2001-12-05 |
EP1139426A2 (en) | 2001-10-04 |
KR20010095188A (ko) | 2001-11-03 |
TW483126B (en) | 2002-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7315056B2 (en) | Semiconductor memory array of floating gate memory cells with program/erase and select gates | |
JP3966707B2 (ja) | 半導体装置及びその製造方法 | |
US6642586B2 (en) | Semiconductor memory capable of being driven at low voltage and its manufacture method | |
KR100440095B1 (ko) | 비휘발성 반도체 기억장치, 그의 제조 방법 및 동작 방법 | |
JPH0567791A (ja) | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 | |
US6765261B2 (en) | Semiconductor device comprising a non-volatile memory | |
KR20010107127A (ko) | 반도체장치의 비휘발성 메모리 소자 및 그 제조방법 | |
KR20010070035A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
KR100546405B1 (ko) | 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법 | |
JP4547749B2 (ja) | 不揮発性半導体記憶装置 | |
KR100399380B1 (ko) | 불휘발성 반도체 기억장치, 그의 독출 및 기입 방법, 그의 제조방법 | |
US7745872B2 (en) | Asymmetric operation method of non-volatile memory structure | |
KR100495892B1 (ko) | 비휘발성 반도체 기억장치, 그의 제조 방법 및 그의 동작방법 | |
JP2007142468A (ja) | 半導体装置 | |
JPH05326893A (ja) | 不揮発性記憶装置 | |
KR100665413B1 (ko) | 반도체 디바이스 | |
US6392927B2 (en) | Cell array, operating method of the same and manufacturing method of the same | |
KR100267870B1 (ko) | 비휘발성 반도체 메모리와 그의 구동방법 및 제조방법 | |
JPH11260941A (ja) | トランジスタ、トランジスタアレイ、トランジスタアレイの製造方法および不揮発性半導体メモリ | |
JP3462526B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
KR100399415B1 (ko) | 비휘발성 메모리소자 및 그의 제조방법 | |
JPH06244433A (ja) | 半導体記憶装置およびその製造方法 | |
JPH06244431A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140828 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170629 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 17 |