KR20000003840A - 비휘발성 메모리 셀 및 그 제조방법 - Google Patents

비휘발성 메모리 셀 및 그 제조방법 Download PDF

Info

Publication number
KR20000003840A
KR20000003840A KR1019980025132A KR19980025132A KR20000003840A KR 20000003840 A KR20000003840 A KR 20000003840A KR 1019980025132 A KR1019980025132 A KR 1019980025132A KR 19980025132 A KR19980025132 A KR 19980025132A KR 20000003840 A KR20000003840 A KR 20000003840A
Authority
KR
South Korea
Prior art keywords
insulating film
gate insulating
gate
impurity region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980025132A
Other languages
English (en)
Other versions
KR100268905B1 (ko
Inventor
최웅림
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980025132A priority Critical patent/KR100268905B1/ko
Publication of KR20000003840A publication Critical patent/KR20000003840A/ko
Application granted granted Critical
Publication of KR100268905B1 publication Critical patent/KR100268905B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

본 발명은 커플링 상수의 값을 크게하여 고속, 저전압에 유리하고, 프로그램과 동시에 셀의 부유 게이트의 전하 상태를 모니터링할 수 있는 기능을 용이하게 달성할 수 있으며 셀 사이즈를 감소시키는데 적당한 비휘발성 메모리 셀을 제공하기 위한 것으로써, 반도체 기판, 상기 기판의 표면내에 형성되고 인접하는 두 셀의 공통 소오스로 사용되는 제 1 불순물 영역, 상기 제 1 불순물 영역과 일정 간격을 가지고 그 일측에 형성되며 모니터 트랜지스터의 드레인으로 사용되는 제 2 불순물 영역, 상기 제 1 불순물 영역과 일정 간격을 가지고 다른 일측에 형성되며 프로그램/리드 트랜지스터의 드레인으로 사용되는 제 3 불순물 영역, 상기 제 1, 제 2 불순물 영역 및 상기 제 1 불순물 영역과 제 2 불순물 영역 사이의 기판상에 형성되는 제 1 게이트 절연막, 상기 제 1, 제 3 불순물 영역 및 상기 제 1 불순물 영역과 제 3 불순물 영역 사이의 기판상에 형성되며 상기 제 1 게이트 절연막 보다 상대적으로 얇은 두께를 갖는 제 2 게이트 절연막, 상기 제 1, 제 2 게이트 절연막상에 형성되는 부유 게이트, 상기 부유 게이트상에서 절연막을 사이에 두고 형성되는 컨트롤 게이트를 포함하여 구성된다.

Description

비휘발성 메모리 셀 및 그 제조방법
본 발명은 반도체 장치에 관한 것으로 특히, 문턱전압이 서로 다른 두 개의 트랜지스터가 시리즈로 연결되어 하나의 메모리 셀을 구성하는 메모리 셀의 제조에 적당하도록 한 비휘발성 메모리 셀 및 그 제조방법에 관한 것이다.
도 1은 종래 단순 적층 구조(Simple Stacked Gate)의 싱글 트랜지스터 비휘발성 메모리 셀의 구조 단면도이다.
도 1에 도시한 바와 같이, 반도체 기판(11)과, 반도체 기판(11)상의 소정영역에 절연막을 사이에 두고 형성된 부유 게이트(13)와, 상기 부유 게이트(13)상에 절연막을 사이에 두고 형성된 컨트롤 게이트(15)와, 상기 부유 게이트(13) 양측의 기판(11)의 표면내에 형성된 소오스 및 드레인 불순물 영역(17,17a)을 포함하여 구성된다.
이와 같은 종래 단순 적층 구조의 싱글 트랜지스터 비휘발성 메모리 셀은 셀의 사이가 작다는 잇점이 있으나 컨트롤 게이트의 커플링 상수값이 매우 작다는 단점이 있다. 특히, 셀 사이즈를 감소시킬수록 커플링 상수가 더욱 작아지게 되는 문제가 있었다.
이러한 문제를 해결하기 위해 일반적으로 부유 게이트와 컨트롤 게이트 사이에 구성되는 절연막을 ONO(Oxide-Nitride-Oxide)구조의 절연막을 이용한다.
그러나 ONO구조의 절연막을 이용할 경우, 공정이 복잡하고, 고온에서 어닐링(Anealing)하여야 하는 공정이 필요하다.
또한, 상기 단순 적층 구조의 비휘발성 메모리 셀의 어레이 구성시, 셀 두 개당 하나의 메탈 콘택이 필요하므로 메탈 콘택을 고려한 실제 메모리 셀 사이즈는 매우 크다.
이러한 단순 적층 구조에 따른 비휘발성 메모리 셀 어레이의 문제를 해결하기 위해 콘택리스 어레이(Contactless Array)를 이용하였다.
도 2는 이러한 콘택리스 어레이의 일예를 나타내었다.
도 2는 콘택리스 어레이를 이용한 비휘발성 메모리 셀에 따른 구조 단면도이다.
도 2에 도시한 바와 같이, 각 셀의 소오스(17)와 드레인(17a)은 옥사이드(oxide)에 의해 서로 분리되어 있다.
미설명 부호 "11"은 기판이고, "22"는 절연막이다.
도 2와 같은 콘택리스 어레이는 메탈 콘택이 16개 이상의 셀마다 하나씩 존재하므로 유효 셀 사이즈를 감소시킬 수가 있다.
하지만, 도 2와 같은 콘택리스 어레이 또한 단순 적층 구조이므로 컨트롤 게이트와 부유 게이트간의 커플링 상수가 낮아지는 것은 피할 수가 없다.
상기와 같은 커플링 상수를 향상시키기 위해 제안된 기술을 도 3에 나타내었다.
도 3은 종래 비휘발성 메모리 셀에 따른 구조단면도이다.
도 3에 도시된 기술은 미국 특허 U.S.Patent No. 5,047,362호에서 잘 나타난 바와 같이, 인접한 두 개의 채널영역상의 부유 게이트를 제 2의 부유 게이트로 연결하여 커플링을 증가시키고자 하였다.
즉, 도 3에 도시한 바와 같이, 두 개의 채널영역상에 형성된 제 1 폴리실리콘층(31)을 전기적으로 서로 연결할 수 있도록 제 2 폴리실리콘층(32)을 형성하여 상기 제 1 폴리실리콘층(31)과 제 2 폴리실리콘층(32)으로 이루어진 부유 게이트(13)를 형성한다.
여기서, 미설명 부호 "33"은 공통 소오스로 사용되는 베리드(buried) N+불순물영역이고, "35,35a"는 각 셀의 드레인으로 사용되는 베리드 N+불순물영역이다.
그러나 상기와 같은 종래 비휘발성 메모리 셀은 동일한 게이트 절연막을 갖는 두 개의 채널영역의 부유 게이트를 연결하였으므로 충분한 커플링 증가 효과를 얻을 수 없다.
또한 공정이 복잡하고, 소자의 신뢰성 확보가 어렵다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출한 것으로써, 커플링 상수의 값을 크게하여 고속, 저전압에 유리하고, 프로그램과 동시에 셀의 부유 게이트의 전하 상태를 모니터링할 수 있는 기능을 용이하게 달성할 수 있으며 셀 사이즈를 감소시키는데 적당한 비휘발성 메모리 셀 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 단순 적층 구조(Simple Stacked Gate)의 싱글 트랜지스터 비휘발성 메모리 셀의 구조 단면도
도 2는 종래 콘택리스 어레이를 이용한 비휘발성 메모리 셀에 따른 구조 단면도
도 3은 종래 비휘발성 메모리 셀에 따른 구조단면도
도 4는 본 발명의 비휘발성 메모리 셀에 따른 심볼(Symbol)이다.
도 5는 본 발명의 비휘발성 메모리 셀 어레이의 레이아웃도
도 6는 도 5의 X-X'선에 따른 구조 단면도
도 7a는 도 5의 Y1-Y1'선에 따른 단면도
도 7b는 도 5의 Y2-Y2'선에 따른 단면도
도 8a 내지 8d는 본 발명의 비휘발성 메모리 셀 제조방법을 설명하기 위한 공정 단면도
도면의 주요부분에 대한 부호의 설명
50 : 기판 51 : 제 1 불순물 영역
51a,51b : 제 2, 제 3 불순물 영역 52 : 소자 격리영역
53 : 부유 게이트 54 : 컨트롤 게이트
61 : 모니터 트랜지스터용 게이트 절연막
62 : 프로그램/리드 트랜지스터용 게이트 절연막
상기의 목적을 달성하기 위한 본 발명의 비휘발성 메모리 셀은 반도체 기판, 상기 기판의 표면내에 형성되고 인접하는 두 셀의 공통 소오스로 사용되는 제 1 불순물 영역, 상기 제 1 불순물 영역과 일정 간격을 가지고 그 일측에 형성되며 모니터 트랜지스터의 드레인으로 사용되는 제 2 불순물 영역, 상기 제 1 불순물 영역과 일정 간격을 가지고 다른 일측에 형성되며 프로그램/리드 트랜지스터의 드레인으로 사용되는 제 3 불순물 영역, 상기 제 1, 제 2 불순물 영역 및 상기 제 1 불순물 영역과 제 2 불순물 영역 사이의 기판상에 형성되는 제 1 게이트 절연막, 상기 제 1, 제 3 불순물 영역 및 상기 제 1 불순물 영역과 제 3 불순물 영역 사이의 기판상에 형성되며 상기 제 1 게이트 절연막 보다 상대적으로 얇은 두께를 갖는 제 2 게이트 절연막, 상기 제 1, 제 2 게이트 절연막상에 형성되는 부유 게이트, 상기 부유 게이트상에서 절연막을 사이에 두고 형성되는 컨트롤 게이트를 포함하여 구성되고, 본 발명의 비휘발성 메모리 셀의 제조방법은 반도체 기판의 표면내에 인접하는 두 셀의 공통 소오스로 사용되는 제 1 불순물영역을 형성하는 공정과, 상기 제 1 불순물영역과 일정간격을 두고 그 일측에 모니터 트랜지스터의 드레인으로 사용되는 제 2 불순물영역과, 상기 제 1 불순물영역의 다른 일측에 프로그램/리드 트랜지스터의 드레인으로 사용되는 제 3 불순물영역을 형성하는 공정;
상기 제 1, 제 2 불순물영역 및 상기 제 1 불순물영역과 제 2 불순물영역 사이의 기판상에 제 1 게이트 절연막을 형성하는 공정과, 상기 제 1, 제 3 불순물영역 및 상기 제 1 불순물영역과 제 3 불순물영역 사이의 기판상에 상기 제 1 게이트 절연막보다 상대적으로 얇은 두께를 갖는 제 2 게이트 절연막을 형성하는 공정과, 상기 제 1, 제 2 게이트 절연막상에 부유 게이트를 형성하는 공정과, 상기 부유 게이트상에서 절연막을 사이에 두고 컨트롤 게이트를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 비휘발성 메모리 셀 및 그 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 비휘발성 메모리 셀에 따른 심볼(Symbol)이다.
도 4의 심볼에서도 나타낸 바와 같이, 모니터 트랜지스터의 소오스와 프로그램/리드 트랜지스터의 소오스를 공통으로 하고, 기판과 플로팅 게이트와의 사이에 형성된 절연막의 두께를 모니터 트랜지스터의 게이트 절연막의 두께(L1)와 프로그램/리드 트랜지스터의 게이트 절연막의 두께(L2)를 서로 다르게 하였음을 알 수 있다.
여기서, 문턱전압을 다르게 하기 위한 다른 방법으로써 채널 이온주입을 다르게 할 수도 있으나 커플링 상수를 크게 하기 위해서는 상기와 같이 도 4에 도시한 바와 같이, 모니터 트랜지스터의 게이트 절연막의 두께를 두껍게 형성한다.
도 4에 도시한 바와 같이, 본 발명의 비휘발성 메모리 셀은 프로그램/리드 트랜지스터와 프로그램시 부유 게이트의 전하 상태를 모니터링하는 기능을 수행할 수 있는 모니터 트랜지스터가 공통 소오스로하여 직렬로 연결된 4-단자 트랜지스터이다.
이와 같이 모니터 트랜지스터의 게이트 절연막의 두께(L1)가 프로그램/리드 트랜지스터의 게이트 절연막의 두께(L2)보다 더 두껍기 때문에 전류 소모를 최소화할 수 있다.
또한, 모니터 트랜지스터의 게이트 절연막은 셀 간의 전기적 절연막의 역할도 수행한다.
이와 같은 본 발명의 비휘발성 메모리 셀 어레이의 레이아웃도를 도 5에 도시하였다.
도 5에 도시한 바와 같이, 공통 소오스로 사용되며 기판내에서 칼럼 방향으로 일정간격을 가지고 형성되는 제 1 불순물 영역(51)들, 상기 제 1 불순물 영역(51)들 사이 사이에 형성되며 제 1 불순물 영역(51)과 일정 거리를 두고 형성되어 각각 드레인으로 사용되는 제 2, 제 3 불순물 영역(51a,51b)들, 상기 불순물 영역(51,51a,51b)들과 교차하는 방향으로 형성되며 서로 일정간격을 가지는 소자 격리영역(52)들, 상기 제 1 불순물 영역(51)을 가로질러 상기 제 2 불순물 영역(51a)의 엣지부위와 제 3 불순물 영역(51b)의 엣지부위에 오버랩되고 상기 인접한 소자 격리영역(52)의 엣지부위에 오버랩되어 형성되는 부유 게이트(53)들, 상기 부유 게이트(53)상에 절연막을 사이에 두고 형성되는 컨트롤 게이트(54)들을 포함하여 구성된다.
여기서, 인출부호 "가"는 단위 셀의 영역을 표시한다.
이와 같은 본 발명의 비휘발성 메모리 셀을 보다 상세히 설명하면 다음과 같다.
도 6는 도 5의 X-X'선에 따른 구조 단면도이다.
도 6에 도시한 바와 같이, 기판(50), 상기 기판(50)의 표면내에서 일정 간격을 가지고 형성된 제 1 불순물 영역(51)들, 상기 제 1 불순물 영역(51)들의 사이사이에서 제 1 불순물 영역(51)과 일정 거리를 두고 형성된 제 2 불순물 영역(51a)들 및 제 3 불순물 영역(51b)들, 상기 제 1 불순물 영역(51)을 포함한 상기 제 1 불순물 영역(51)의 일측에 형성되는 제 2 불순물 영역(51a)에 걸쳐 상기 기판(50)상에 형성되는 모니터 트랜지스터용 게이트 절연막(61)들, 상기 게이트 절연막(61)들의 사이에 상응하는 기판(50)상에서 형성되며 상기 모니터 트랜지스터용 게이트 절연막(61)보다 상대적으로 얇은 두께의 프로그램/리드 트랜지스터용 게이트 절연막(62)들, 상기 모니터 트랜지스터용 게이트 절연막(61) 및 상기 프로그램/리드 트랜지스터용 게이트 절연막(62)상에 오버랩되어 형성되는 부유 게이트(53)들, 상기 부유 게이트(53)상에 형성되는 절연막(63), 상기 절연막(63)을 포함한 상기 모니터 트랜지스터용 게이트 절연막(61)상에 형성되는 컨트롤 게이트(54)를 포함하여 구성된다.
한편, 도 7a는 도 6의 Y1-Y1'선에 따른 단면도이고, 도 7b는 도 6의 Y2-Y2'선에 따른 단면도이다.
먼저, 도 7a에 도시한 바와 같이, 기판(50)과, 기판(50)상에서 일정간격을 가지고 형성된 소자 격리영역(52)들과, 상기 소자 격리영역(52)들 사이의 기판(50)상에 형성되는 프로그램/리드 트랜지스터용 게이트 절연막(62)들과, 상기 게이트 절연막(62)상에 형성되는 부유 게이트(53)들과, 상기 부유 게이트(53)상에서 절연막(63)을 사이에 두고 형성되는 컨트롤 게이트(54)들을 포함하여 구성된다.
그리고 도 7b에 도시한 바와 같이, 기판(50)과, 기판(50)상에서 일정간격을 가지고 형성된 소자 격리영역(52)들, 상기 소자 격리영역(52)들을 포함한 기판(50)상에 형성되는 모니터 트랜지스터용 게이트 절연막(61)과, 상기 소자 격리영역(52)사이의 상기 게이트 절연막(61)상에 형성되는 부유 게이트(53)들과, 상기 부유 게이트(53)들상에서 절연막(63)을 사이에 두고 형성되는 컨트롤 게이트(54)들을 포함하여 구성된다.
여기서, 도 7b에 도시된 모니터 트랜지스터용 게이트 절연막(61)의 두께는 도 7a에 도시된 프로그램/리드 트랜지스터용 게이트 절연막(62)의 두께보다 더 두껍다.
이와 같이 구성된 본 발명의 비휘발성 메모리 셀 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 8a 내지 8d는 도 5의 X-X'선에 따른 제조공정 단면도이다.
먼저, 도 8a에 도시한 바와 같이, 제 1 도전형의 반도체 기판(50)의 표면내에 칼럼 방향으로 공통 소오스로 사용되는 제 1 불순물 영역(51)을 형성하고, 제 1 불순물 영역(51)과 일정 거리를 가지고 그 양측에 모니터 트랜지스터용 드레인이 될 제 2 불순물 영역(51a)과 프로그램/리드 트랜지스터용 드레인이 될 제 3 불순물 영역(51b)을 형성한다.
여기서, 제 1 불순물 영역(51)과 제 3 불순물 영역(51b)사이는 프로그램/리드 트랜지스터의 채널영역이 되고, 제 1 불순물 영역(51)과 제 2 불순물 영역(51a)사이는 모니터 트랜지스터의 채널영역이 된다.
이어서, 도 8b에 도시한 바와 같이, 셀 간의 전기적인 절연 및 모니터 트랜지스터용 게이트 절연막(61)을 상기 각 불순물 영역(51,51a,51b)을 가로지르는 방향으로 형성한다.
이후, 상기 모니터 트랜지스터용 게이트 절연막(61)사이사이의 기판(50)상에 프로그램/리드 트랜지스터용 게이트 절연막(62)을 형성한다.
이때, 모니터 트랜지스터용 게이트 절연막(61)의 두께는 프로그램/리드 트랜지스터용 게이트 절연막(62)의 두께보다 더 두꺼우며 상기 프로그램/리드 트랜지스터용 게이트 절연막(62)은 CVD산화막 또는 열산화막이다.
그리고 상기 프로그램/리드 트랜지스터용 게이트 절연막(62)의 두께는 터널링이 가능하도록 약100Å의 두께로 형성한다.
이와 같이, 모니터 트랜지스터용 게이트 절연막(61)과 프로그램/리드 트랜지스터용 게이트 절연막(62)을 형성함에 있어서, 상기의 방법 이외에 다음과 같은 방법도 적용할 수 있다.
즉, 모니터 트랜지스터용 게이트 절연막을 형성하기 위한 절연막을 기판(50)의 전면에 형성한 후, 프로그램/리드 트랜지스터용 게이트 절연막이 형성될 부분의 절연막을 기판(50)이 노출될때까지 식각하지 않고, 식각을 컨트롤하여 기판(50)이 노출되지 않도록 식각함으로써 잔존하는 절연막을 프로그램/리드 트랜지스터용 게이트 절연막(62)으로 사용할 수도 있다.
이어서, 도 8c에 도시한 바와 같이, 상기 모니터 트랜지스터용 게이트 절연막(61)과 프로그램/리드 트랜지스터용 게이트 절연막(62)을 포함한 전면에 제 1 폴리실리콘층을 형성한 후, 패터닝하여 부유 게이트(53)들을 형성한다.
이때, 부유 게이트(53)는 모니터 트랜지스터의 채널영역과 프로그램/리드 트랜지스터의 채널영역에 걸쳐 형성된다.
이후, 도 8d에 도시한 바와 같이, 상기 부유 게이트(53)를 포함한 모니터 트랜지스터용 게이트 절연막(61)상에 절연막(63), 예컨대 산화막 또는 산화막과 질화막으로 이루어진 복합 절연막을 형성한다.
그리고 상기 절연막(63)상에 제 2 폴리실리콘층을 형성한 후, 패터닝하여 컨트롤 게이트(54)를 형성한다.
이때, 컨트롤 게이트(54)는 메모리 어레이상에서는 워드라인으로 사용된다.
이상에서 상술한 바와 같이, 본 발명의 비휘발성 메모리 셀 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 커플링 상수값을 매우 크게함으로써 고속, 저전압 응용에 유리하다.
둘째, 콘택리스 어레이를 구성하므로써 셀 사이즈를 감소시킨다.
셋째, 프로그램과 동시에 셀의 부유 게이트의 전하상태를 모니터하는 기능을 쉽게 달성할 수 있다.

Claims (13)

  1. 반도체 기판;
    상기 기판의 표면내에 형성되고 인접하는 두 셀의 공통 소오스로 사용되는 제 1 불순물 영역;
    상기 제 1 불순물 영역과 일정 간격을 가지고 그 일측에 형성되며 모니터 트랜지스터의 드레인으로 사용되는 제 2 불순물 영역;
    상기 제 1 불순물 영역과 일정 간격을 가지고 다른 일측에 형성되며 프로그램/리드 트랜지스터의 드레인으로 사용되는 제 3 불순물 영역;
    상기 제 1, 제 2 불순물 영역 및 상기 제 1 불순물 영역과 제 2 불순물 영역 사이의 기판상에 형성되는 제 1 게이트 절연막;
    상기 제 1, 제 3 불순물 영역 및 상기 제 1 불순물 영역과 제 3 불순물 영역 사이의 기판상에 형성되며 상기 제 1 게이트 절연막 보다 상대적으로 얇은 두께를 갖는 제 2 게이트 절연막;
    상기 제 1, 제 2 게이트 절연막상에 형성되는 부유 게이트;
    상기 부유 게이트상에서 절연막을 사이에 두고 형성되는 컨트롤 게이트를 포함하여 구성되는 것을 특징으로 하는 비휘발성 메모리 셀.
  2. 제 1 항에 있어서, 상기 제 1 절연막은 모니터 트랜지스터의 게이트 절연막이고, 상기 제 2 절연막은 프로그램/리드 트랜지스터의 게이트 절연막인 것을 특징으로 하는 비휘발성 메모리 셀.
  3. 제 1 항에 있어서, 상기 부유 게이트와 인접하는 인접 셀의 부유 게이트는 상기 제 1 절연막상에서 서로 격리되는 것을 특징으로 하는 비휘발성 메모리 셀.
  4. 제 1 항에 있어서, 상기 부유 게이트는 모니터 트랜지스터의 게이트 전극으로 사용됨과 동시에 프로그램/리드 트랜지스터의 게이트 전극으로 사용되는 것을 특징으로 하는 비휘발성 메모리 셀.
  5. 제 1 항에있어서, 상기 프로그램/리드 트랜지스터의 드레인으로 사용되는 제 3 불순물 영역은 인접한 셀의 모니터 트랜지스터의 소오스로도 사용되는 것을 특징으로 하는 비휘발성 메모리 셀.
  6. 반도체 기판의 표면내에 인접하는 두 셀의 공통 소오스로 사용되는 제 1 불순물영역을 형성하는 공정;
    상기 제 1 불순물영역과 일정간격을 두고 그 일측에 모니터 트랜지스터의 드레인으로 사용되는 제 2 불순물영역과, 상기 제 1 불순물영역의 다른 일측에 프로그램/리드 트랜지스터의 드레인으로 사용되는 제 3 불순물영역을 형성하는 공정;
    상기 제 1, 제 2 불순물영역 및 상기 제 1 불순물영역과 제 2 불순물영역 사이의 기판상에 제 1 게이트 절연막을 형성하는 공정;
    상기 제 1, 제 3 불순물영역 및 상기 제 1 불순물영역과 제 3 불순물영역 사이의 기판상에 상기 제 1 게이트 절연막보다 상대적으로 얇은 두께를 갖는 제 2 게이트 절연막을 형성하는 공정;
    상기 제 1, 제 2 게이트 절연막상에 부유 게이트를 형성하는 공정;
    상기 부유 게이트상에서 절연막을 사이에 두고 컨트롤 게이트를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
  7. 제 6 항에 있어서, 상기 제 1 게이트 절연막은 모니터 트랜지스터의 게이트 절연막이고, 상기 제 2 게이트 절연막은 프로그램/리드 트랜지스터의 게이트 절연막인 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
  8. 제 6 항에 있어서, 상기 부유 게이트와 인접하는 인접 셀의 부유 게이트는 상기 제 1 절연막상에서 서로 격리되는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
  9. 제 6 항에 있어서, 상기 부유 게이트는 모니터 트랜지스터의 게이트 전극으로 사용됨과 동시에 프로그램/리드 트랜지스터의 게이트 전극으로 사용되는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
  10. 제 6 항에있어서, 상기 프로그램/리드 트랜지스터의 드레인으로 사용되는 제 3 불순물 영역은 인접한 셀의 모니터 트랜지스터의 소오스로도 사용되는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
  11. 제 7 항에 있어서, 상기 모니터 트랜지스터용 제 1 게이트 절연막과 상기 프로그램/리드 트랜지스터용 제 2 게이트 절연막을 형성하는 공정은,
    상기 각 불순물영역을 포함한 기판 전면에 제 1 두께를 갖는 절연막을 증착하는 공정과,
    상기 절연막중 프로그램/리드 트랜지스터용 게이트 절연막으로 사용될 영역의 절연막을 기판이 노출되지 않도록 소정깊이로 식각하여 제 1 두께를 갖는 모니터 트랜지스터용 제 1 게이트 절연막과 제 2 두께를 갖는 프로그램/리드 트랜지스터용 제 2 게이트 절연막을 형성하는 공정으로 이루어지는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
  12. 제 7 항에 있어서, 상기 모니터 트랜지스터용 제 1 게이트 절연막과 상기 프로그램/리드 트랜지스터용 제 2 게이트 절연막을 형성하는 공정은,
    상기 상기 각 불순물영역을 포함한 기판 전면에 제 1 두께를 갖는 절연막을 증착하는 공정과,
    기판이 노출되도록 상기 제 1 두께의 절연막을 선택적으로 제거하여 모니터 트랜지스터용 제 1 게이트 절연막을 형성하는 공정과,
    노출된 기판상에 상기 제 1 두께의 절연막보다 상대적으로 얇은 프로그램/리드 트랜지스터용 제 2 게이트 절연막을 형성하는 공정으로 이루어지는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
  13. 제 12 항에 있어서, 상기 제 2 게이트 절연막은 CVD절연막 또는 열산화막을 이용하는 것을 특징으로 하는 비휘발성 메모리 셀 제조방법.
KR1019980025132A 1998-06-29 1998-06-29 비휘발성 메모리 셀 및 그 제조방법 Expired - Fee Related KR100268905B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025132A KR100268905B1 (ko) 1998-06-29 1998-06-29 비휘발성 메모리 셀 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025132A KR100268905B1 (ko) 1998-06-29 1998-06-29 비휘발성 메모리 셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000003840A true KR20000003840A (ko) 2000-01-25
KR100268905B1 KR100268905B1 (ko) 2000-10-16

Family

ID=19541630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025132A Expired - Fee Related KR100268905B1 (ko) 1998-06-29 1998-06-29 비휘발성 메모리 셀 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100268905B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399380B1 (ko) * 2000-03-30 2003-09-26 샤프 가부시키가이샤 불휘발성 반도체 기억장치, 그의 독출 및 기입 방법, 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399380B1 (ko) * 2000-03-30 2003-09-26 샤프 가부시키가이샤 불휘발성 반도체 기억장치, 그의 독출 및 기입 방법, 그의 제조방법

Also Published As

Publication number Publication date
KR100268905B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US5073513A (en) Manufacture of a nonvolatile semiconductor memory device having a sidewall select gate
KR100348836B1 (ko) 반도체 장치의 제조 방법, 불휘발성 반도체 메모리 장치및 그 제조 방법
US5594688A (en) Nonvolatile semiconductor memory device and method of producing the same
KR20030060139A (ko) 스플리트 게이트형 비휘발성 메모리 소자 및 그 제조방법
US5821143A (en) Fabrication methods for nonvolatile memory devices including extended sidewall electrode
KR100297720B1 (ko) 플래쉬메모리셀및그제조방법
KR0136993B1 (ko) 비휘발성 메모리 소자 제조방법
US6673674B2 (en) Method of manufacturing a semiconductor device having a T-shaped floating gate
US6037226A (en) Method of making contactless nonvolatile semiconductor memory with asymmetrical floating gate
JP3049100B2 (ja) 半導体装置及びその製造方法
KR0183484B1 (ko) 과소거 동작 보상용으로서 측벽 분할 게이트를 갖는 비휘발성 반도체 장치
JPH08330454A (ja) 浮遊ゲート型不揮発性半導体記憶装置
US5364805A (en) Method of manufacturing an EEPROM having an erasing gate electrode
US6255691B1 (en) Nonvolatile semiconductor memory device and manufacturing process thereof
US5998829A (en) Non-volatile memory device incorporating a dual channel structure
KR20050035876A (ko) 자기정렬형 비휘발성 메모리 셀의 제조 방법
KR100268905B1 (ko) 비휘발성 메모리 셀 및 그 제조방법
KR100236009B1 (ko) 폴리실리콘 스페이서를 사용하는 분할 게이트 eprom 셀
JP2752616B2 (ja) Ｍｏｓ型不揮発性半導体記憶装置
JPH06151782A (ja) 不揮発性半導体記憶装置
JPH0878544A (ja) 不揮発性半導体記憶装置
KR100309139B1 (ko) 비휘발성 메모리 소자 제조방법
JP2975824B2 (ja) 不揮発性半導体メモリ装置
JP2797466B2 (ja) 不揮発性半導体記憶装置
JPH03283467A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980629

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980629

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000718

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000719

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030620

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040618

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050621

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060619

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070622

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080619

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20090624

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee