JP4027656B2 - 不揮発性半導体記憶装置及びその動作方法 - Google Patents
不揮発性半導体記憶装置及びその動作方法 Download PDFInfo
- Publication number
- JP4027656B2 JP4027656B2 JP2001375993A JP2001375993A JP4027656B2 JP 4027656 B2 JP4027656 B2 JP 4027656B2 JP 2001375993 A JP2001375993 A JP 2001375993A JP 2001375993 A JP2001375993 A JP 2001375993A JP 4027656 B2 JP4027656 B2 JP 4027656B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- memory device
- nonvolatile semiconductor
- semiconductor memory
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、不揮発性半導体記憶装置及びその動作方法に関し、より詳細には、高集積可能なコンタクトレス構造セルを有する不揮発性半導体記憶装置及びその動作方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記憶装置のメモリセルサイズを縮小する手法として、コンタクトレスアレイがある。このアレイは、ビット線とドレイン拡散層との間のコンタクトを必要としないため、セルスケーリングが容易であり、大容量化に適している。
例えば、図１５（ａ）及び（ｂ）に示すようなコンタクトレスのＡＮＤ構造セルが提案されている（ＩＥＤＭ９２，ｐ９９１〜９９３（１９９２））。
このセルは、半導体基板２１上であって、高濃度不純物拡散層２２間に形成されたチャネル上にゲート絶縁膜２３を介して浮遊ゲート２４が形成され、さらに浮遊ゲート２４上に絶縁膜２５を介してコントロールゲート（ＣＧ）２６が形成された構造を有しており、高濃度不純物拡散層２２は、ソース/ドレイン領域のみならず、ビット線としても機能している。
【０００３】
【発明が解決しようとする課題】
上述したセルでは、高濃度不純物拡散層２２をビット線としても機能させるために低抵抗化することが必要であり、通常、リン又は砒素等のイオン種が高濃度に注入され、この高濃度不純物拡散層２２を活性化するために、７５０℃以上の高温で熱処理が行われる。
【０００４】
しかし、この熱処理により不純物が横方向にも拡散され、図１５（ｂ）に示すように、浮遊ゲート２４と高濃度不純物拡散層２２とのオーバーラップ長が増加する。よって、オーバーラップ長のスケーリングが困難となる。
しかも、セルサイズの微細化が進むと、所謂短チャネル効果を防止するための実効チャネル長Ｌを確保するには、浮遊ゲート２４と高濃度不純物拡散層２２とのオーバーラップ長が無視できなくなる。よって、ゲート長Ｍをスケーリングする場合には、浮遊ゲート２４と高濃度不純物拡散層２２とのオーバーラップ長のスケーリングが、セルの微細化に対して大きな課題となっている。
【０００５】
【課題を解決するための手段】
本発明によれば、半導体基板表面に形成された一対のトレンチ内にそれぞれ第１絶縁膜を介して形成された第１電極と、前記トレンチ間であって前記半導体基板上に、トンネル絶縁膜として機能する第２絶縁膜を介して形成された電荷蓄積機能を有する第２電極と、該第２電極上に、第３絶縁膜を介して形成され、該第２電極と容量結合した第３電極とからなり、前記第１電極によって前記トレンチの側部表面の前記半導体基板にチャンネルを形成できるように構成されたメモリセルを有する不揮発性半導体記憶装置が提供される。
【０００６】
また、本発明によれば、前記不揮発性半導体記憶装置を読み出す方法であって、一対の前記第１電極のそれぞれに、該第１電極によって構成される２つの選択トランジスタのしきい値より高い電圧を印加して、これら２つの選択トランジスタをＯＮ状態にすることによりメモリセルの読み出しを行う不揮発性半導体記憶装置の読み出し方法が提供される。
【０００７】
さらに、本発明によれば、前記不揮発性半導体記憶装置を書き込む方法であって、一対の前記第１電極の一方に、該一方の第１電極によって構成される選択トランジスタのしきい値より高い電圧を印加して、該選択トランジスタをＯＮ状態にし、一対の前記第１電極の他方に、該他方の第１電極によって構成される選択トランジスタのしきい値より低い電圧を印加して、該選択トランジスタをＯＦＦ状態にすることによりメモリセルの書き込みを行う不揮発性半導体記憶装置の書き込み方法が提供される。
【０００８】
【発明の実施の形態】
本発明の不揮発性半導体記憶装置は、半導体基板と、第１電極と、第２電極と、第３電極とからなるメモリセルを１つ又は複数個有してなる。
【０００９】
半導体基板としては、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体からなる基板、さらにＳＯＩ基板又は多層ＳＯＩ基板等が挙げられる。なかでもシリコン基板が好ましい。この半導体基板上には、素子分離領域が形成されていることが好ましく、さらにトランジスタ、キャパシタ、抵抗等の素子、層間絶縁膜、これらによる回路、半導体装置等が組み合わせられて、シングル又はマルチレイヤー構造で形成されていてもよい。なお、素子分離領域は、ＬＯＣＯＳ膜、トレンチ酸化膜、ＳＴＩ膜等種々の素子分離膜により形成することができ、なかでも、ＳＴＩ膜による素子分離領域を有していることが好ましい。
第１電極は、半導体基板表面に形成されたトレンチ内に第１絶縁膜を介して形成される。
トレンチは、例えば、深さ２０００〜５０００Å程度の深さで形成される。
【００１０】
また、第１絶縁膜は特に限定されないが、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜、ＴｉＯ2、Ａｌ2Ｏ3等の高誘電体の単層膜又は積層膜で形成することができる。第１絶縁膜の膜厚は、例えば、５０〜３００Å程度が適当であり、トレンチ内で均一の膜厚で形成されていてもよいし、トレンチの底部と側部とで異なる膜厚で形成されていてもよい。トレンチ底部の膜厚は、側部の膜厚よりも厚膜であることが好ましく、それぞれ５０〜３００Å程度、１００〜５００Å程度が挙げられる。このように、第１絶縁膜が、トレンチの底部と側部とで膜厚が異なる場合には、第１ゲートにトランジスタの閾値よりも高い電圧を印加してトレンチ側面にチャネル領域を形成した際、トレンチ底面のオフ状態を容易に確保することができる。
【００１１】
なお、第１絶縁膜の膜厚をトレンチの底部と側部とで異ならせるのに代えて、半導体基板に形成されたトレンチの底部表面及び側部表面の一部において、不純物濃度が異なるように不純物がドーピングされていても上記と同様の作用を実現させることができる。この場合の不純物濃度が異なるとは、１つのトレンチにおいて不純物濃度が異なる領域が左右対称となるように配置していることが好ましく、トレンチ底部表面のみが高い不純物濃度としてもよいし、トレンチ底部付近の表面（側底部付近の表面にまで及ぶ）が高い不純物濃度としてもよいし、トレンチの側底部付近のみが高い不純物濃度としてもよい。この場合の不純物濃度は、低い領域及び高い領域で、それぞれ１０10〜１０11ｃｍ-3程度、１０17〜１０19ｃｍ-3程度が適当である。
【００１２】
第１絶縁膜の膜厚を異ならせる方法としては、例えば、半導体基板表面にトレンチを形成した後、得られた半導体基板上に絶縁膜を形成し、エッチバックすることにより、トレンチ底面にのみ絶縁膜を形成し、さらに得られた半導体基板を熱処理することにより、トレンチ側壁にトレンチ底面の絶縁膜よりも薄膜状の熱酸化膜を形成する方法が挙げられる。
【００１３】
また、不純物濃度を異ならせる方法としては、例えば、半導体基板表面にトレンチを形成した後、トレンチが形成されていない半導体基板上は絶縁膜やフォトレジスト等によってマスクして、垂直方向からイオン注入することにより、トレンチの底面にのみに不純物を導入する方法、マスクを用いて又は用いずに、複数回、注入エネルギーを異ならせてイオン注入する方法が挙げられる。
第１電極は、１つのメモリセルに２つ、つまり一対形成される。これら第１電極は、いわゆる選択ゲートとして機能させることができ、第１絶縁膜とともに、いわゆる選択トランジスタを構成する。
一対の第１電極（第１電極トランジスタ）のいずれか一方は、ソース領域、他方はドレイン領域に接続されていることが好ましい。
【００１４】
また、メモリセルが複数形成される場合には、Ｙ方向において、複数のメモリセルの第１電極が接続されていることが好ましい。
メモリセルが複数形成されている場合、Ｘ方向に隣接する２つのメモリセルの間で、一方の第１電極（第１電極トランジスタ）が共有されていることが好ましく、この共有された第１電極（第１電極トランジスタ）がソース領域に接続されていることが好ましい。
【００１５】
なお、メモリセルが複数形成されており、Ｘ方向に隣接する２つのメモリセル間で第１電極を共有している場合、各メモリセルの他方の第１電極（第１電極トランジスタ）がドレイン領域に接続されることとなるが、このドレイン領域に接続された第１電極が、全て同じ電圧を印加できるように電気的に接続されていてもよいし、全て異なる電圧を印加できるように電気的に分離されていてもよいし、いくつかの第１電極ごとに同じ又は異なる電圧を印加できるように電気的に接続又は分離されていてもよい。いずれも場合においても、ドレイン領域に接続され、隣接する第１電極の間に素子分離領域が形成されていることが好ましい。
【００１６】
第１電極は、例えば、アモルファス、単結晶又は多結晶のＮ型又はＰ型の元素半導体（例えば、シリコン、ゲルマニウム等）又は化合物半導体（例えば、ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＣｓＳ等）；金、白金、銀、銅、アルミニウム等の金属；チタン、タンタル、タングステン等の高融点金属；高融点金属とのシリサイド、ポリサイド等の単層膜又は積層膜により形成することができる。なかでも、多結晶シリコンが好ましい。第１電極の膜厚は、トレンチ深さ及び第１絶縁膜の膜厚により適宜調整することができ、例えば、５００〜２０００Å程度が挙げられる。
【００１７】
第２電極は、トレンチ間であって半導体基板上に第２絶縁膜を介して形成される。第２電極は、いわゆる浮遊ゲートとして機能させることができる。第２絶縁膜は、第１絶縁膜と同様の材料、膜厚で形成することができる。第２電極は、第１電極と同様の材料で形成することができ、膜厚は、例えば、５０〜１５０ｎｍ程度が適当である。
【００１８】
第３電極は、第２電極上に第３絶縁膜を介して形成される。第３電極は、いわゆる制御ゲートとして機能させることができる。第３絶縁膜は、第１絶縁膜と同様の材料、膜厚で形成することができるが、なかでもＯＮＯ膜により、酸化膜厚換算で１００〜２００ｎｍ程度の膜厚で形成されることが好ましい。第３電極は、第１電極と同様の材料で形成することができ、膜厚は、例えば、１００〜３００ｎｍ程度が適当である。
第３電極は、メモリセルが複数形成される場合には、Ｘ方向において、複数のメモリセル間で接続されていることが好ましい。
【００１９】
また、本発明における動作方法においては、以下の実施の形態において詳細に説明するが、印加する電圧は以下に例示した値に限定されるものではなく、以下の電圧により行われる動作を実現し得る電圧値であればよい。
以下に、不揮発性半導体記憶装置及びその動作方法の実施の形態を図面に基づいて説明する。
【００２０】
実施の形態１：単体メモリセル
図１及び図２は、本発明の不揮発性半導体記憶装置の単体メモリセルを示す。
【００２１】
このメモリセルは、図１（ａ）〜（ｃ）に示すように、Ｐ型シリコン基板１上に、トレンチが形成され、トレンチ底部及び側壁にトレンチ選択ゲート酸化膜６を介してポリシリコンからなる選択ゲート８（ＳＧ１、ＳＧ２）が埋め込まれるとともに、トレンチに挟まれた平坦なシリコン基板１上にトンネル絶縁膜１０を介してポリシリコンからなる浮遊ゲート１２（ＦＧ）と、その上に形成されたＯＮＯ膜１４と、さらにその上に形成された制御ゲート１５（ＣＧ）とから構成される。
このメモリセルの一端は、図２に示すように、選択ゲート（ＳＧ１）を介してドレインにつながり、他端は選択ゲート（ＳＧ２）を介してソースにつながっている。
この単体メモリセルの動作方法について、表１を用いて説明する。
【００２２】
【表１】
【００２３】
読み出し時は、選択ゲートＳＧ１及びＳＧ２に、しきい値電圧より高い電圧３Ｖを印加し、ＯＮ状態にする。ドレインに１Ｖ、ソースをグランドにし、制御ゲートに４Ｖを印加すると、制御ゲート下のトランジスタのしきい値電圧が、４Ｖ以上ならＯＦＦ状態となり、４Ｖ以下ならＯＮ状態となって読み出しを行うことができる。
【００２４】
消去時は、ソース／ドレイン及び選択ゲート（ＳＧ１／ＳＧ２）共にグランドにした状態で、制御ゲートに負の高電圧−２０Ｖを印加することにより、フローティングゲートより半導体基板へ電子が抽出され、メモリセルのしきい値が低くなり消去がなされる。
【００２５】
書き込み時は、ドレイン側の選択ゲートＳＧ１に４Ｖを印加し、ソース側の選択ゲートＳＧ２及びソースをグランドにする。選択セルのドレインをグランドにし、非選択セルのドレインを４Ｖにし、制御ゲートに２０Ｖの電圧を印加することにより、選択セルでは、選択ＴＲがＯＮ状態となり、トンネルネル酸化膜に高電界が印加され、半導体基板から浮遊ゲートに電子が注入され、セルのしきい値が高くなる。一方、非選択セルでは、選択ＴｒがＯＦＦとなり、トンネル領域の半導体基板表面上に形成された空乏層がフローティング状態となり、トンネル酸化膜に印加される電界が低く、電子の注入がされないため、しきい値がシフトしない。以上の電圧印加により、書きこみが行われる。
【００２６】
実施の形態２：メモリセルアレイ
図３及び図４は、本発明の不揮発性半導体記憶装置のメモリセルアレイを示す。
このメモリセルアレイは、図３（ａ）〜（ｃ）に示すように、図１（ａ）〜（ｃ）に示す単位セルを複数個有し、Ｘ方向に隣接する２つのメモリセル間で選択ゲート８（ＳＧ２）を共有するとともに、Ｘ方向に隣接する制御ゲート１５（ＣＧ）は、複数のメモリセルにおいて接続されている。
【００２７】
また、図４に示したように、選択ゲート８（ＳＧ１）のゲート電圧を同電位にし、各セルに異なるドレイン電圧を印加することができる。なお、図４においては、二重線はトランジスタのチャネルを示す。
このメモリセルの動作方法について、表２を用いて説明する。
【００２８】
【表２】
【００２９】
なお、この実施の形態では説明を簡単にするために、メモリセルが２行２列の場合について説明する。また、選択セルをＣ１１とする。
読み出し時は、選択ゲート（ＳＧ１）及び選択ゲート（ＳＧ２）に、しきい値電圧より高い電圧３Ｖを印加し、ＯＮ状態にする。選択セルＣ１１のドレインに１Ｖを印加し（ドレイン２は０Ｖ）、ソースを接地した状態にして、制御ゲートＣＧ１に４Ｖを印加すると（ＣＧ２は０Ｖ）、セルのしきい値が４Ｖより低い場合（消去状態）はＯＮ状態となり、高い場合は（書き込み状態）ＯＦＦ状態となり、選択セルＣ１１の状態が読み出される。
【００３０】
消去時は、制御ゲートに負の高電圧−２０Ｖを印加する（ＳＧ１、ＳＧ２、ＣＧ２、ソースは０Ｖ及びドレイン１、２はオープン）ことにより、浮遊ゲートより半導体基板へ電子が引き抜かれ、セルしきい値が低くなる。この動作により行単位の消去が行われる。
書き込み時は、選択セルＣ１１のドレイン１を接地、非選択セルのドレイン２に４Ｖを印加した状態にて、選択ゲート（ＳＧ１）に４Ｖを印加する。この時、選択ゲート（ＳＧ２）は接地し、ＯＦＦ状態にしておく。このバイアス条件にて選択セルの制御ゲート（ＣＧ１）に２０Ｖの高電圧を印加すると、選択セルＣ１１のみトンネル酸化膜に高電界が印加され、基板から浮遊ゲートに電子が注入され、高いしきい値に書き込まれる。以上の電圧印加により、書きこみが行われる。
【００３１】
実施の形態３：メモリセルアレイ
このメモリセルアレイは、図３及び図５に示したように、単位セルを複数個有し、Ｘ方向に隣接する２つのメモリセル間で選択ゲート８（ＳＧ２）を共有しているとともに、Ｘ方向に隣接する制御ゲート１５（ＣＧ）は、複数のメモリセルにおいて接続されている。また、ドレインに接続された隣接選択ゲート間には、列分離をするために、素子分離領域が形成されている。
さらに、隣接するメモリセル間でドレインを共有し、図５に示したように、異なる選択ゲート（ＳＧ１：ＳＧ１ａ及びＳＧ２ｂに分割）電圧を印加することができる。なお、図５においては、二重線はトランジスタのチャネルを示す。
このメモリセルの動作方法について、表３を用いて説明する。
【００３２】
【表３】
【００３３】
読み出し時は、選択ゲート（ＳＧ１ａ）及び選択ゲート（ＳＧ２）にしきい値電圧より高い電圧３Ｖを印加し、ＯＮ状態にする。選択セルＣ１１ａ、Ｃ１２ａのドレインに１Ｖ（ドレイン１及びドレイン２に１Ｖを印加）を印加し、ソースを接地した状態にて、制御ゲート（ＣＧ１）に４Ｖを印加（ＣＧ２は０Ｖ）すると、セルのしきい値電圧が４Ｖより低い場合（消去状態）はＯＮ状態となり、高い場合（書き込み状態）はＯＦＦ状態となり、選択セルＣ１１ａ、Ｃ１１ｂのデータが読み出される。
【００３４】
消去時は、制御ゲート（ＣＧ１）に負の高電圧−２０Ｖを印加することにより（ＳＧ１、ＳＧ２、ＣＧ２、ソースは０Ｖ及びドレイン１、２はオープン）、浮遊ゲートより半導体基板へ電子が抽出され、セルしきい値が低くなる。この動作により行単位の消去が行われる。
書き込み時は、選択ゲート（ＳＧ２）は常に接地し、ＯＦＦ状態にしておき、以下の２ステップにて書き込み動作を行う。図５では、同一制御ゲート上に２ページのセル（Ｃ１１ａ、Ｃ１１ｂ）が存在しているが、ここでは、Ｃ１１ａのセルに書き込みを行う場合について説明する。
ステップ１として、両セルの選択ゲートＳＧ１（ＳＧ１ａ、ＳＧ１ｂ）に６Ｖを印加した状態にて、ドレイン１及びドレイン２に４Ｖ、制御ゲート（ＣＧ１、ＣＧ２）に６Ｖを印加し、セルのチャンネルを４Ｖ近くまで充電しておく。
【００３５】
ステップ２として、非選択ページセル（Ｃ１１ｂ、Ｃ１２ｂ）に接続された選択ゲートＳＧ１ｂを接地させた後に、選択ページのセル（Ｃ１１ａ、Ｃ１２ａ）において、選択セルのドレイン１を接地状態、非選択セルのドレイン２を４Ｖのままで維持し、選択セル（Ｃ１１ａ）の制御ゲート（ＣＧ１）を２０Ｖまで高くする。このとき、選択セル（Ｃ１１ａ）のトンネル酸化膜にのみ高電界が印加され、基板より浮遊ゲートに電子が注入され、そのセルのしきい値は高くなる。このとき、非選択セルのチャンネル領域は、４Ｖ近くまで充電されたままであり、かつ、フローティング状態となっているため、トンネル酸化膜に印加される電界は低く、トンネル酸化膜を介した電子のやりとりはなく、しきい値は低いままである。これにより、ビット単位で選択セル（Ｃ１１ａ）に書き込みが行われる。
【００３６】
実施の形態４：製造方法
まず、図６に示したように、第１導電型のシリコン基板１上に９００℃の熱酸化によって膜厚２０ｎｍの酸化膜２及び膜厚１００ｎｍの窒化膜３を堆積し、所定形状のフォトレジスト４をマスクとして用いて、シリコン基板１をエッチングして深さ３００ｎｍのトレンチ５を形成する。
【００３７】
次いで、フォトレジスト４を除去し、図７に示したように、トレンチ５内に膜厚２０ｎｍの熱酸化によるトレンチ選択ゲート酸化膜６を形成する。得られたシリコン基板１に対して、注入角度０°にてボロン注入を行い、トレンチ５底部のみにボロンの不純物拡散層７を形成する。これにより、トレンチ５底面のしきい値をトレンチ５側面のしきい値よりも高くし、トレンチ５側面が左右で電気的に分離される。
その後、図８に示したように、トレンチ５が埋まる程度、例えば３００ｎｍのポリシリコン膜８ａを堆積し、ＣＭＰ法により窒化膜３の表面が露出するまで平坦化する。
【００３８】
次いで、図９に示したように、トレンチ５内に埋め込まれたポリシリコン膜８ａを熱酸化することにより、ポリシリコン膜８ａ表面に熱酸化膜９を形成するとともに、選択ゲート８を形成する。
その後、図１０に示したように、窒化膜３及び酸化膜２を除去したシリコン基板１上に、８００℃の熱酸化により、膜厚７ｎｍのトンネル酸化膜１０を形成する。これによって、ポリシリコン膜の側面及び上には、膜厚１４ｎｍ程度の酸化膜１１、熱酸化膜９が配置することになる。
【００３９】
続いて、図１１に示したように、得られたシリコン基板１上に、ポリシリコン膜を堆積し、フォトレジスト１３をマスクとして用いて、ポリシリコン膜をパターニングして、浮遊ゲート（ＦＧ）１２を形成する。
最後に、図１２に示したように、酸化膜換算で１４ｎｍに相当するＯＮＯ膜１４及びシリサイド膜を堆積し、ワードラインパターンのパターニングにより、シリサイド膜、ＯＮＯ膜１４及び浮遊ゲート１２を連続してエッチングし、自己整合的に制御ゲート１５を形成し、トランジスタを作製する。
【００４０】
実施の形態５：製造方法
図６と同様に、シリコン基板１にトレンチ５を形成する。
その後、フォトレジスト４を除去し、図１３に示したように、得られたシリコン基板１上に酸化膜を形成し、エッチバックすることにより、トレンチ底面にのみ酸化膜６ａを形成する。
次いで、図１４に示したように、トレンチ側壁に、トレンチ底面の酸化膜６ａよりも薄膜状の熱酸化膜６ｂを形成する。
これ以後の工程は、実施の形態４と同様に行う。
【００４１】
この方法によれば、トレンチ側面に形成されるチャンネル領域を、トレンチ底面の酸化膜６ａを、トレンチ側面の熱酸化膜６ｂより厚くすることによって、トレンチ底面におけるしきい値を高くすることができ、チャネル領域をトレンチの左右で電気的に分離することができる。
【００４２】
【発明の効果】
本発明によれば、第１電極が半導体基板に形成されたトレンチに埋め込み形成され、第１電極によって構成される選択トランジスタのチャネル領域を介して、ソース／ドレイン領域に接続することが可能となり、メモリセルのチャネル領域と不純物拡散層であるソース／ドレイン領域が直接接続する必要がなくなるため、不純物拡散層とメモリセルの浮遊ゲートとの間のオーバーラップ領域がなく、ゲート長のスケーラビリティを大幅に改善することができる。これにより、大容量・低ビットコストの不揮発性半導体記憶装置を提供することができる。
【００４３】
また、上記不揮発性半導体記憶装置を、ＦＮトンネル電流や、チャンネルホットエレクトロンを用いて書き込み、消去等を行うことができるため、高信頼性、高速書き込み可能な不揮発性半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の不揮発性半導体記憶装置の一実施の形態を示す概略平面図及び概略断面図である。
【図２】図１の不揮発性半導体記憶装置の等価回路図である。
【図３】本発明の不揮発性半導体記憶装置の別の実施の形態を示す概略平面図及び概略断面図である。
【図４】図３の不揮発性半導体記憶装置の等価回路図である。
【図５】本発明の不揮発性半導体記憶装置のさらに別の実施の形態を示す等価回路図である。
【図６】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図７】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図８】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図９】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図１０】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図１１】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図１２】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図１３】本発明の不揮発性半導体記憶装置の別の製造方法を説明するための要部の概略断面工程図である。
【図１４】本発明の不揮発性半導体記憶装置の別の製造方法を説明するための要部の概略断面工程図である。
【図１５】従来の不揮発性半導体記憶装置を示す等価回路図及び概略断面図である。
【符号の説明】
１ シリコン基板（半導体基板）
２ 酸化膜
３ 窒化膜
４、１３ フォトレジスト
５ トレンチ
６ トレンチ選択ゲート酸化膜（第１絶縁膜）
６ａ 酸化膜（第１絶縁膜）
６ｂ 熱酸化膜（第１絶縁膜）
７ 不純物拡散層
８ 選択ゲート（第１電極）
８ａ ポリシリコン膜
９ 熱酸化膜
１０ トンネル絶縁膜（第２絶縁膜）
１１ 酸化膜
１２ 浮遊ゲート（第２電極）
１４ ＯＮＯ膜（第３絶縁膜）
１５ 制御ゲート（第３電極）
ＳＧ１、ＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ 選択ゲート
ＦＧ 浮遊ゲート
ＣＧ、ＣＧ１、ＣＧ２ 制御ゲート
Ｃ１１、Ｃ１１ａ、Ｃ１１ｂ、Ｃ１２ａ、Ｃ１２ｂ
【発明の属する技術分野】
この発明は、不揮発性半導体記憶装置及びその動作方法に関し、より詳細には、高集積可能なコンタクトレス構造セルを有する不揮発性半導体記憶装置及びその動作方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記憶装置のメモリセルサイズを縮小する手法として、コンタクトレスアレイがある。このアレイは、ビット線とドレイン拡散層との間のコンタクトを必要としないため、セルスケーリングが容易であり、大容量化に適している。
例えば、図１５（ａ）及び（ｂ）に示すようなコンタクトレスのＡＮＤ構造セルが提案されている（ＩＥＤＭ９２，ｐ９９１〜９９３（１９９２））。
このセルは、半導体基板２１上であって、高濃度不純物拡散層２２間に形成されたチャネル上にゲート絶縁膜２３を介して浮遊ゲート２４が形成され、さらに浮遊ゲート２４上に絶縁膜２５を介してコントロールゲート（ＣＧ）２６が形成された構造を有しており、高濃度不純物拡散層２２は、ソース/ドレイン領域のみならず、ビット線としても機能している。
【０００３】
【発明が解決しようとする課題】
上述したセルでは、高濃度不純物拡散層２２をビット線としても機能させるために低抵抗化することが必要であり、通常、リン又は砒素等のイオン種が高濃度に注入され、この高濃度不純物拡散層２２を活性化するために、７５０℃以上の高温で熱処理が行われる。
【０００４】
しかし、この熱処理により不純物が横方向にも拡散され、図１５（ｂ）に示すように、浮遊ゲート２４と高濃度不純物拡散層２２とのオーバーラップ長が増加する。よって、オーバーラップ長のスケーリングが困難となる。
しかも、セルサイズの微細化が進むと、所謂短チャネル効果を防止するための実効チャネル長Ｌを確保するには、浮遊ゲート２４と高濃度不純物拡散層２２とのオーバーラップ長が無視できなくなる。よって、ゲート長Ｍをスケーリングする場合には、浮遊ゲート２４と高濃度不純物拡散層２２とのオーバーラップ長のスケーリングが、セルの微細化に対して大きな課題となっている。
【０００５】
【課題を解決するための手段】
本発明によれば、半導体基板表面に形成された一対のトレンチ内にそれぞれ第１絶縁膜を介して形成された第１電極と、前記トレンチ間であって前記半導体基板上に、トンネル絶縁膜として機能する第２絶縁膜を介して形成された電荷蓄積機能を有する第２電極と、該第２電極上に、第３絶縁膜を介して形成され、該第２電極と容量結合した第３電極とからなり、前記第１電極によって前記トレンチの側部表面の前記半導体基板にチャンネルを形成できるように構成されたメモリセルを有する不揮発性半導体記憶装置が提供される。
【０００６】
また、本発明によれば、前記不揮発性半導体記憶装置を読み出す方法であって、一対の前記第１電極のそれぞれに、該第１電極によって構成される２つの選択トランジスタのしきい値より高い電圧を印加して、これら２つの選択トランジスタをＯＮ状態にすることによりメモリセルの読み出しを行う不揮発性半導体記憶装置の読み出し方法が提供される。
【０００７】
さらに、本発明によれば、前記不揮発性半導体記憶装置を書き込む方法であって、一対の前記第１電極の一方に、該一方の第１電極によって構成される選択トランジスタのしきい値より高い電圧を印加して、該選択トランジスタをＯＮ状態にし、一対の前記第１電極の他方に、該他方の第１電極によって構成される選択トランジスタのしきい値より低い電圧を印加して、該選択トランジスタをＯＦＦ状態にすることによりメモリセルの書き込みを行う不揮発性半導体記憶装置の書き込み方法が提供される。
【０００８】
【発明の実施の形態】
本発明の不揮発性半導体記憶装置は、半導体基板と、第１電極と、第２電極と、第３電極とからなるメモリセルを１つ又は複数個有してなる。
【０００９】
半導体基板としては、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体からなる基板、さらにＳＯＩ基板又は多層ＳＯＩ基板等が挙げられる。なかでもシリコン基板が好ましい。この半導体基板上には、素子分離領域が形成されていることが好ましく、さらにトランジスタ、キャパシタ、抵抗等の素子、層間絶縁膜、これらによる回路、半導体装置等が組み合わせられて、シングル又はマルチレイヤー構造で形成されていてもよい。なお、素子分離領域は、ＬＯＣＯＳ膜、トレンチ酸化膜、ＳＴＩ膜等種々の素子分離膜により形成することができ、なかでも、ＳＴＩ膜による素子分離領域を有していることが好ましい。
第１電極は、半導体基板表面に形成されたトレンチ内に第１絶縁膜を介して形成される。
トレンチは、例えば、深さ２０００〜５０００Å程度の深さで形成される。
【００１０】
また、第１絶縁膜は特に限定されないが、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜、ＴｉＯ2、Ａｌ2Ｏ3等の高誘電体の単層膜又は積層膜で形成することができる。第１絶縁膜の膜厚は、例えば、５０〜３００Å程度が適当であり、トレンチ内で均一の膜厚で形成されていてもよいし、トレンチの底部と側部とで異なる膜厚で形成されていてもよい。トレンチ底部の膜厚は、側部の膜厚よりも厚膜であることが好ましく、それぞれ５０〜３００Å程度、１００〜５００Å程度が挙げられる。このように、第１絶縁膜が、トレンチの底部と側部とで膜厚が異なる場合には、第１ゲートにトランジスタの閾値よりも高い電圧を印加してトレンチ側面にチャネル領域を形成した際、トレンチ底面のオフ状態を容易に確保することができる。
【００１１】
なお、第１絶縁膜の膜厚をトレンチの底部と側部とで異ならせるのに代えて、半導体基板に形成されたトレンチの底部表面及び側部表面の一部において、不純物濃度が異なるように不純物がドーピングされていても上記と同様の作用を実現させることができる。この場合の不純物濃度が異なるとは、１つのトレンチにおいて不純物濃度が異なる領域が左右対称となるように配置していることが好ましく、トレンチ底部表面のみが高い不純物濃度としてもよいし、トレンチ底部付近の表面（側底部付近の表面にまで及ぶ）が高い不純物濃度としてもよいし、トレンチの側底部付近のみが高い不純物濃度としてもよい。この場合の不純物濃度は、低い領域及び高い領域で、それぞれ１０10〜１０11ｃｍ-3程度、１０17〜１０19ｃｍ-3程度が適当である。
【００１２】
第１絶縁膜の膜厚を異ならせる方法としては、例えば、半導体基板表面にトレンチを形成した後、得られた半導体基板上に絶縁膜を形成し、エッチバックすることにより、トレンチ底面にのみ絶縁膜を形成し、さらに得られた半導体基板を熱処理することにより、トレンチ側壁にトレンチ底面の絶縁膜よりも薄膜状の熱酸化膜を形成する方法が挙げられる。
【００１３】
また、不純物濃度を異ならせる方法としては、例えば、半導体基板表面にトレンチを形成した後、トレンチが形成されていない半導体基板上は絶縁膜やフォトレジスト等によってマスクして、垂直方向からイオン注入することにより、トレンチの底面にのみに不純物を導入する方法、マスクを用いて又は用いずに、複数回、注入エネルギーを異ならせてイオン注入する方法が挙げられる。
第１電極は、１つのメモリセルに２つ、つまり一対形成される。これら第１電極は、いわゆる選択ゲートとして機能させることができ、第１絶縁膜とともに、いわゆる選択トランジスタを構成する。
一対の第１電極（第１電極トランジスタ）のいずれか一方は、ソース領域、他方はドレイン領域に接続されていることが好ましい。
【００１４】
また、メモリセルが複数形成される場合には、Ｙ方向において、複数のメモリセルの第１電極が接続されていることが好ましい。
メモリセルが複数形成されている場合、Ｘ方向に隣接する２つのメモリセルの間で、一方の第１電極（第１電極トランジスタ）が共有されていることが好ましく、この共有された第１電極（第１電極トランジスタ）がソース領域に接続されていることが好ましい。
【００１５】
なお、メモリセルが複数形成されており、Ｘ方向に隣接する２つのメモリセル間で第１電極を共有している場合、各メモリセルの他方の第１電極（第１電極トランジスタ）がドレイン領域に接続されることとなるが、このドレイン領域に接続された第１電極が、全て同じ電圧を印加できるように電気的に接続されていてもよいし、全て異なる電圧を印加できるように電気的に分離されていてもよいし、いくつかの第１電極ごとに同じ又は異なる電圧を印加できるように電気的に接続又は分離されていてもよい。いずれも場合においても、ドレイン領域に接続され、隣接する第１電極の間に素子分離領域が形成されていることが好ましい。
【００１６】
第１電極は、例えば、アモルファス、単結晶又は多結晶のＮ型又はＰ型の元素半導体（例えば、シリコン、ゲルマニウム等）又は化合物半導体（例えば、ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＣｓＳ等）；金、白金、銀、銅、アルミニウム等の金属；チタン、タンタル、タングステン等の高融点金属；高融点金属とのシリサイド、ポリサイド等の単層膜又は積層膜により形成することができる。なかでも、多結晶シリコンが好ましい。第１電極の膜厚は、トレンチ深さ及び第１絶縁膜の膜厚により適宜調整することができ、例えば、５００〜２０００Å程度が挙げられる。
【００１７】
第２電極は、トレンチ間であって半導体基板上に第２絶縁膜を介して形成される。第２電極は、いわゆる浮遊ゲートとして機能させることができる。第２絶縁膜は、第１絶縁膜と同様の材料、膜厚で形成することができる。第２電極は、第１電極と同様の材料で形成することができ、膜厚は、例えば、５０〜１５０ｎｍ程度が適当である。
【００１８】
第３電極は、第２電極上に第３絶縁膜を介して形成される。第３電極は、いわゆる制御ゲートとして機能させることができる。第３絶縁膜は、第１絶縁膜と同様の材料、膜厚で形成することができるが、なかでもＯＮＯ膜により、酸化膜厚換算で１００〜２００ｎｍ程度の膜厚で形成されることが好ましい。第３電極は、第１電極と同様の材料で形成することができ、膜厚は、例えば、１００〜３００ｎｍ程度が適当である。
第３電極は、メモリセルが複数形成される場合には、Ｘ方向において、複数のメモリセル間で接続されていることが好ましい。
【００１９】
また、本発明における動作方法においては、以下の実施の形態において詳細に説明するが、印加する電圧は以下に例示した値に限定されるものではなく、以下の電圧により行われる動作を実現し得る電圧値であればよい。
以下に、不揮発性半導体記憶装置及びその動作方法の実施の形態を図面に基づいて説明する。
【００２０】
実施の形態１：単体メモリセル
図１及び図２は、本発明の不揮発性半導体記憶装置の単体メモリセルを示す。
【００２１】
このメモリセルは、図１（ａ）〜（ｃ）に示すように、Ｐ型シリコン基板１上に、トレンチが形成され、トレンチ底部及び側壁にトレンチ選択ゲート酸化膜６を介してポリシリコンからなる選択ゲート８（ＳＧ１、ＳＧ２）が埋め込まれるとともに、トレンチに挟まれた平坦なシリコン基板１上にトンネル絶縁膜１０を介してポリシリコンからなる浮遊ゲート１２（ＦＧ）と、その上に形成されたＯＮＯ膜１４と、さらにその上に形成された制御ゲート１５（ＣＧ）とから構成される。
このメモリセルの一端は、図２に示すように、選択ゲート（ＳＧ１）を介してドレインにつながり、他端は選択ゲート（ＳＧ２）を介してソースにつながっている。
この単体メモリセルの動作方法について、表１を用いて説明する。
【００２２】
【表１】
読み出し時は、選択ゲートＳＧ１及びＳＧ２に、しきい値電圧より高い電圧３Ｖを印加し、ＯＮ状態にする。ドレインに１Ｖ、ソースをグランドにし、制御ゲートに４Ｖを印加すると、制御ゲート下のトランジスタのしきい値電圧が、４Ｖ以上ならＯＦＦ状態となり、４Ｖ以下ならＯＮ状態となって読み出しを行うことができる。
【００２４】
消去時は、ソース／ドレイン及び選択ゲート（ＳＧ１／ＳＧ２）共にグランドにした状態で、制御ゲートに負の高電圧−２０Ｖを印加することにより、フローティングゲートより半導体基板へ電子が抽出され、メモリセルのしきい値が低くなり消去がなされる。
【００２５】
書き込み時は、ドレイン側の選択ゲートＳＧ１に４Ｖを印加し、ソース側の選択ゲートＳＧ２及びソースをグランドにする。選択セルのドレインをグランドにし、非選択セルのドレインを４Ｖにし、制御ゲートに２０Ｖの電圧を印加することにより、選択セルでは、選択ＴＲがＯＮ状態となり、トンネルネル酸化膜に高電界が印加され、半導体基板から浮遊ゲートに電子が注入され、セルのしきい値が高くなる。一方、非選択セルでは、選択ＴｒがＯＦＦとなり、トンネル領域の半導体基板表面上に形成された空乏層がフローティング状態となり、トンネル酸化膜に印加される電界が低く、電子の注入がされないため、しきい値がシフトしない。以上の電圧印加により、書きこみが行われる。
【００２６】
実施の形態２：メモリセルアレイ
図３及び図４は、本発明の不揮発性半導体記憶装置のメモリセルアレイを示す。
このメモリセルアレイは、図３（ａ）〜（ｃ）に示すように、図１（ａ）〜（ｃ）に示す単位セルを複数個有し、Ｘ方向に隣接する２つのメモリセル間で選択ゲート８（ＳＧ２）を共有するとともに、Ｘ方向に隣接する制御ゲート１５（ＣＧ）は、複数のメモリセルにおいて接続されている。
【００２７】
また、図４に示したように、選択ゲート８（ＳＧ１）のゲート電圧を同電位にし、各セルに異なるドレイン電圧を印加することができる。なお、図４においては、二重線はトランジスタのチャネルを示す。
このメモリセルの動作方法について、表２を用いて説明する。
【００２８】
【表２】
なお、この実施の形態では説明を簡単にするために、メモリセルが２行２列の場合について説明する。また、選択セルをＣ１１とする。
読み出し時は、選択ゲート（ＳＧ１）及び選択ゲート（ＳＧ２）に、しきい値電圧より高い電圧３Ｖを印加し、ＯＮ状態にする。選択セルＣ１１のドレインに１Ｖを印加し（ドレイン２は０Ｖ）、ソースを接地した状態にして、制御ゲートＣＧ１に４Ｖを印加すると（ＣＧ２は０Ｖ）、セルのしきい値が４Ｖより低い場合（消去状態）はＯＮ状態となり、高い場合は（書き込み状態）ＯＦＦ状態となり、選択セルＣ１１の状態が読み出される。
【００３０】
消去時は、制御ゲートに負の高電圧−２０Ｖを印加する（ＳＧ１、ＳＧ２、ＣＧ２、ソースは０Ｖ及びドレイン１、２はオープン）ことにより、浮遊ゲートより半導体基板へ電子が引き抜かれ、セルしきい値が低くなる。この動作により行単位の消去が行われる。
書き込み時は、選択セルＣ１１のドレイン１を接地、非選択セルのドレイン２に４Ｖを印加した状態にて、選択ゲート（ＳＧ１）に４Ｖを印加する。この時、選択ゲート（ＳＧ２）は接地し、ＯＦＦ状態にしておく。このバイアス条件にて選択セルの制御ゲート（ＣＧ１）に２０Ｖの高電圧を印加すると、選択セルＣ１１のみトンネル酸化膜に高電界が印加され、基板から浮遊ゲートに電子が注入され、高いしきい値に書き込まれる。以上の電圧印加により、書きこみが行われる。
【００３１】
実施の形態３：メモリセルアレイ
このメモリセルアレイは、図３及び図５に示したように、単位セルを複数個有し、Ｘ方向に隣接する２つのメモリセル間で選択ゲート８（ＳＧ２）を共有しているとともに、Ｘ方向に隣接する制御ゲート１５（ＣＧ）は、複数のメモリセルにおいて接続されている。また、ドレインに接続された隣接選択ゲート間には、列分離をするために、素子分離領域が形成されている。
さらに、隣接するメモリセル間でドレインを共有し、図５に示したように、異なる選択ゲート（ＳＧ１：ＳＧ１ａ及びＳＧ２ｂに分割）電圧を印加することができる。なお、図５においては、二重線はトランジスタのチャネルを示す。
このメモリセルの動作方法について、表３を用いて説明する。
【００３２】
【表３】
読み出し時は、選択ゲート（ＳＧ１ａ）及び選択ゲート（ＳＧ２）にしきい値電圧より高い電圧３Ｖを印加し、ＯＮ状態にする。選択セルＣ１１ａ、Ｃ１２ａのドレインに１Ｖ（ドレイン１及びドレイン２に１Ｖを印加）を印加し、ソースを接地した状態にて、制御ゲート（ＣＧ１）に４Ｖを印加（ＣＧ２は０Ｖ）すると、セルのしきい値電圧が４Ｖより低い場合（消去状態）はＯＮ状態となり、高い場合（書き込み状態）はＯＦＦ状態となり、選択セルＣ１１ａ、Ｃ１１ｂのデータが読み出される。
【００３４】
消去時は、制御ゲート（ＣＧ１）に負の高電圧−２０Ｖを印加することにより（ＳＧ１、ＳＧ２、ＣＧ２、ソースは０Ｖ及びドレイン１、２はオープン）、浮遊ゲートより半導体基板へ電子が抽出され、セルしきい値が低くなる。この動作により行単位の消去が行われる。
書き込み時は、選択ゲート（ＳＧ２）は常に接地し、ＯＦＦ状態にしておき、以下の２ステップにて書き込み動作を行う。図５では、同一制御ゲート上に２ページのセル（Ｃ１１ａ、Ｃ１１ｂ）が存在しているが、ここでは、Ｃ１１ａのセルに書き込みを行う場合について説明する。
ステップ１として、両セルの選択ゲートＳＧ１（ＳＧ１ａ、ＳＧ１ｂ）に６Ｖを印加した状態にて、ドレイン１及びドレイン２に４Ｖ、制御ゲート（ＣＧ１、ＣＧ２）に６Ｖを印加し、セルのチャンネルを４Ｖ近くまで充電しておく。
【００３５】
ステップ２として、非選択ページセル（Ｃ１１ｂ、Ｃ１２ｂ）に接続された選択ゲートＳＧ１ｂを接地させた後に、選択ページのセル（Ｃ１１ａ、Ｃ１２ａ）において、選択セルのドレイン１を接地状態、非選択セルのドレイン２を４Ｖのままで維持し、選択セル（Ｃ１１ａ）の制御ゲート（ＣＧ１）を２０Ｖまで高くする。このとき、選択セル（Ｃ１１ａ）のトンネル酸化膜にのみ高電界が印加され、基板より浮遊ゲートに電子が注入され、そのセルのしきい値は高くなる。このとき、非選択セルのチャンネル領域は、４Ｖ近くまで充電されたままであり、かつ、フローティング状態となっているため、トンネル酸化膜に印加される電界は低く、トンネル酸化膜を介した電子のやりとりはなく、しきい値は低いままである。これにより、ビット単位で選択セル（Ｃ１１ａ）に書き込みが行われる。
【００３６】
実施の形態４：製造方法
まず、図６に示したように、第１導電型のシリコン基板１上に９００℃の熱酸化によって膜厚２０ｎｍの酸化膜２及び膜厚１００ｎｍの窒化膜３を堆積し、所定形状のフォトレジスト４をマスクとして用いて、シリコン基板１をエッチングして深さ３００ｎｍのトレンチ５を形成する。
【００３７】
次いで、フォトレジスト４を除去し、図７に示したように、トレンチ５内に膜厚２０ｎｍの熱酸化によるトレンチ選択ゲート酸化膜６を形成する。得られたシリコン基板１に対して、注入角度０°にてボロン注入を行い、トレンチ５底部のみにボロンの不純物拡散層７を形成する。これにより、トレンチ５底面のしきい値をトレンチ５側面のしきい値よりも高くし、トレンチ５側面が左右で電気的に分離される。
その後、図８に示したように、トレンチ５が埋まる程度、例えば３００ｎｍのポリシリコン膜８ａを堆積し、ＣＭＰ法により窒化膜３の表面が露出するまで平坦化する。
【００３８】
次いで、図９に示したように、トレンチ５内に埋め込まれたポリシリコン膜８ａを熱酸化することにより、ポリシリコン膜８ａ表面に熱酸化膜９を形成するとともに、選択ゲート８を形成する。
その後、図１０に示したように、窒化膜３及び酸化膜２を除去したシリコン基板１上に、８００℃の熱酸化により、膜厚７ｎｍのトンネル酸化膜１０を形成する。これによって、ポリシリコン膜の側面及び上には、膜厚１４ｎｍ程度の酸化膜１１、熱酸化膜９が配置することになる。
【００３９】
続いて、図１１に示したように、得られたシリコン基板１上に、ポリシリコン膜を堆積し、フォトレジスト１３をマスクとして用いて、ポリシリコン膜をパターニングして、浮遊ゲート（ＦＧ）１２を形成する。
最後に、図１２に示したように、酸化膜換算で１４ｎｍに相当するＯＮＯ膜１４及びシリサイド膜を堆積し、ワードラインパターンのパターニングにより、シリサイド膜、ＯＮＯ膜１４及び浮遊ゲート１２を連続してエッチングし、自己整合的に制御ゲート１５を形成し、トランジスタを作製する。
【００４０】
実施の形態５：製造方法
図６と同様に、シリコン基板１にトレンチ５を形成する。
その後、フォトレジスト４を除去し、図１３に示したように、得られたシリコン基板１上に酸化膜を形成し、エッチバックすることにより、トレンチ底面にのみ酸化膜６ａを形成する。
次いで、図１４に示したように、トレンチ側壁に、トレンチ底面の酸化膜６ａよりも薄膜状の熱酸化膜６ｂを形成する。
これ以後の工程は、実施の形態４と同様に行う。
【００４１】
この方法によれば、トレンチ側面に形成されるチャンネル領域を、トレンチ底面の酸化膜６ａを、トレンチ側面の熱酸化膜６ｂより厚くすることによって、トレンチ底面におけるしきい値を高くすることができ、チャネル領域をトレンチの左右で電気的に分離することができる。
【００４２】
【発明の効果】
本発明によれば、第１電極が半導体基板に形成されたトレンチに埋め込み形成され、第１電極によって構成される選択トランジスタのチャネル領域を介して、ソース／ドレイン領域に接続することが可能となり、メモリセルのチャネル領域と不純物拡散層であるソース／ドレイン領域が直接接続する必要がなくなるため、不純物拡散層とメモリセルの浮遊ゲートとの間のオーバーラップ領域がなく、ゲート長のスケーラビリティを大幅に改善することができる。これにより、大容量・低ビットコストの不揮発性半導体記憶装置を提供することができる。
【００４３】
また、上記不揮発性半導体記憶装置を、ＦＮトンネル電流や、チャンネルホットエレクトロンを用いて書き込み、消去等を行うことができるため、高信頼性、高速書き込み可能な不揮発性半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の不揮発性半導体記憶装置の一実施の形態を示す概略平面図及び概略断面図である。
【図２】図１の不揮発性半導体記憶装置の等価回路図である。
【図３】本発明の不揮発性半導体記憶装置の別の実施の形態を示す概略平面図及び概略断面図である。
【図４】図３の不揮発性半導体記憶装置の等価回路図である。
【図５】本発明の不揮発性半導体記憶装置のさらに別の実施の形態を示す等価回路図である。
【図６】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図７】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図８】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図９】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図１０】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図１１】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図１２】本発明の不揮発性半導体記憶装置の製造方法を説明するための要部の概略断面工程図である。
【図１３】本発明の不揮発性半導体記憶装置の別の製造方法を説明するための要部の概略断面工程図である。
【図１４】本発明の不揮発性半導体記憶装置の別の製造方法を説明するための要部の概略断面工程図である。
【図１５】従来の不揮発性半導体記憶装置を示す等価回路図及び概略断面図である。
【符号の説明】
１ シリコン基板（半導体基板）
２ 酸化膜
３ 窒化膜
４、１３ フォトレジスト
５ トレンチ
６ トレンチ選択ゲート酸化膜（第１絶縁膜）
６ａ 酸化膜（第１絶縁膜）
６ｂ 熱酸化膜（第１絶縁膜）
７ 不純物拡散層
８ 選択ゲート（第１電極）
８ａ ポリシリコン膜
９ 熱酸化膜
１０ トンネル絶縁膜（第２絶縁膜）
１１ 酸化膜
１２ 浮遊ゲート（第２電極）
１４ ＯＮＯ膜（第３絶縁膜）
１５ 制御ゲート（第３電極）
ＳＧ１、ＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ 選択ゲート
ＦＧ 浮遊ゲート
ＣＧ、ＣＧ１、ＣＧ２ 制御ゲート
Ｃ１１、Ｃ１１ａ、Ｃ１１ｂ、Ｃ１２ａ、Ｃ１２ｂ
Claims (14)
- 半導体基板表面に形成された一対のトレンチ内にそれぞれ第１絶縁膜を介して形成された第１電極と、
前記トレンチ間であって前記半導体基板上に、トンネル絶縁膜として機能する第２絶縁膜を介して形成された電荷蓄積機能を有する第２電極と、
該第２電極上に、第３絶縁膜を介して形成され、該第２電極と容量結合した第３電極とからなり、
前記第１電極によって前記トレンチの側部表面の前記半導体基板にチャンネルを形成できるように構成されたメモリセルを有することを特徴とする不揮発性半導体記憶装置。 - 前記メモリセルが、一対の前記第１電極によって構成される２つの選択トランジスタのそれぞれを介して一対のソース／ドレイン領域に接続されてなる請求項１に記載の不揮発性半導体記憶装置。
- 前記第１絶縁膜が、前記トレンチの底部で前記トレンチの側部より厚く形成されてなる請求項１又は２に記載の不揮発性半導体記憶装置。
- 前記トレンチの底部表面及び側部表面の前記半導体基板に不純物がドーピングされてなり、前記第１電極に対して、前記トレンチの底部表面のしきい値が前記トレンチの側部表面のしきい値よりも大きくなるように前記不純物の濃度が異なる請求項１又は２に記載の不揮発性半導体記憶装置。
- 請求項１〜４のいずれか１つに記載の不揮発性半導体記憶装置を読み出す方法であって、
一対の前記第１電極のそれぞれに、該第１電極によって構成される２つの選択トランジスタのしきい値より高い電圧を印加して、これら２つの選択トランジスタをＯＮ状態にすることによりメモリセルの読み出しを行う不揮発性半導体記憶装置の読み出し方法。 - 請求項１〜４のいずれか１つに記載の不揮発性半導体記憶装置を書き込む方法であって、
一対の前記第１電極の一方に、該一方の第１電極によって構成される選択トランジスタのしきい値より高い電圧を印加して、該選択トランジスタをＯＮ状態にし、一対の前記第１電極の他方に、該他方の第１電極によって構成される選択トランジスタのしきい値より低い電圧を印加して、該選択トランジスタをＯＦＦ状態にすることによりメモリセルの書き込みを行う不揮発性半導体記憶装置の書き込み方法。 - 前記メモリセルが、複数個マトリクス状に配列されて構成され、
Ｘ方向に配列された複数の前記メモリセルが、Ｘ方向に配設した前記第３電極に連接され、
Ｙ方向に配列された複数の前記メモリセルが、Ｙ方向に配設した前記第１電極に連接され、
複数の前記メモリセルが、前記第１電極によって構成される選択トランジスタのそれぞれを介して一対のソース／ドレイン領域に接続されて、ソース／ドレイン領域を共有する請求項１〜４のいずれか１つに記載の不揮発性半導体記憶装置。 - Ｘ方向に隣接する２個の前記メモリセルが一対の前記第１電極の一方を共有し、該一方の第１電極によって構成される選択トランジスタを介してソース領域に接続されてなる請求項７に記載の不揮発性半導体記憶装置。
- 前記ソース領域に接続されるそれぞれの前記選択トランジスタを構成する全ての前記第１電極が、共通接続されてなる請求項７又は８に記載の不揮発性半導体装置。
- 前記ドレイン領域に接続されるそれぞれの前記選択トランジスタを構成する全ての前記第１電極が、共通接続されてなる請求項７〜９のいずれか１つに記載の不揮発性半導体記憶装置。
- 前記ドレイン領域に接続されるそれぞれの前記選択トランジスタを構成するそれぞれの前記第１電極が、異なる電圧が印加可能となるように電気的に分離されてなる請求項７〜９のいずれか１つに記載の不揮発性半導体記憶装置。
- それぞれが前記ドレイン領域に接続される前記選択トランジスタを構成し、かつ互いに隣接する前記第１電極間に、素子分離領域が形成されてなる請求項７〜１１のいずれか１つに記載の不揮発性半導体記憶装置。
- 前記ソース領域が、常に接地状態に設定されてなる請求項７〜１２のいずれか１つに記載の不揮発性半導体記憶装置。
- 請求項１１に記載の不揮発性半導体記憶装置を書き込む方法であって、
（１）前記ソース領域に接続される前記選択トランジスタを構成する前記第１電極に、該選択トランジスタのしきい値より低い電圧を印加し、前記ドレイン領域に所定の電圧を印加し、該ドレイン領域に接続される前記選択トランジスタを構成する前記第１電極の全てに、該選択トランジスタのしきい値より高い電圧を印加することにより、前記メモリセルの前記第２電極直下のチャンネル領域をドレイン電圧により充電する第１ステップと、
（２）複数個の前記メモリセルのうちの非選択メモリセルの前記ドレイン領域に接続される前記選択トランジスタを構成する前記第１電極に、該選択トランジスタのしきい値より低い電圧を印加した後に、複数個の前記メモリセルのうちの選択メモリセルに接続された前記ドレイン領域を接地し、該選択メモリセルを構成する前記第３電極に、該選択メモリセルのしきい値電圧より高い電圧を印加する第２のステップとにより、書き込み動作を行う不揮発性半導体記憶装置の書き込み方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001375993A JP4027656B2 (ja) | 2001-12-10 | 2001-12-10 | 不揮発性半導体記憶装置及びその動作方法 |
| CNB021543887A CN1219324C (zh) | 2001-12-10 | 2002-12-04 | 非易失性半导体存储器及方法 |
| KR10-2002-0077362A KR100501063B1 (ko) | 2001-12-10 | 2002-12-06 | 비휘발성 반도체 메모리 및 그의 동작방법 |
| TW091135468A TW578301B (en) | 2001-12-10 | 2002-12-06 | Nonvolatile semiconductor memory and method of operating the same |
| US10/314,021 US6952031B2 (en) | 2001-12-10 | 2002-12-09 | Nonvolatile semiconductor memory and method of operating the same |
| US11/157,973 US7326991B2 (en) | 2001-12-10 | 2005-06-22 | Nonvolatile semiconductor memory and method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001375993A JP4027656B2 (ja) | 2001-12-10 | 2001-12-10 | 不揮発性半導体記憶装置及びその動作方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004290593A Division JP2005033223A (ja) | 2004-10-01 | 2004-10-01 | 不揮発性半導体記憶装置及び読み出し方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179167A JP2003179167A (ja) | 2003-06-27 |
| JP4027656B2 true JP4027656B2 (ja) | 2007-12-26 |
Family
ID=35063086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001375993A Expired - Fee Related JP4027656B2 (ja) | 2001-12-10 | 2001-12-10 | 不揮発性半導体記憶装置及びその動作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6952031B2 (ja) |
| JP (1) | JP4027656B2 (ja) |
| KR (1) | KR100501063B1 (ja) |
| CN (1) | CN1219324C (ja) |
| TW (1) | TW578301B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3998467B2 (ja) * | 2001-12-17 | 2007-10-24 | シャープ株式会社 | 不揮発性半導体メモリ装置及びその動作方法 |
| DE10321742A1 (de) * | 2003-05-14 | 2004-12-09 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Isoliergraben und Feldeffekttransistor sowie Herstellungsverfahren |
| US7119393B1 (en) * | 2003-07-28 | 2006-10-10 | Actel Corporation | Transistor having fully-depleted junctions to reduce capacitance and increase radiation immunity in an integrated circuit |
| JP2005101174A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JP2006032489A (ja) * | 2004-07-13 | 2006-02-02 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| TWI270199B (en) * | 2005-01-31 | 2007-01-01 | Powerchip Semiconductor Corp | Non-volatile memory and manufacturing method and operating method thereof |
| JP2007115773A (ja) * | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | 半導体記憶装置およびその製造方法 |
| KR100742284B1 (ko) * | 2006-02-09 | 2007-07-24 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| KR100919433B1 (ko) * | 2006-06-29 | 2009-09-29 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| JP5572953B2 (ja) * | 2009-01-15 | 2014-08-20 | 凸版印刷株式会社 | 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置 |
| US10141327B2 (en) | 2016-03-18 | 2018-11-27 | Toshiba Memory Corporation | Semiconductor memory device |
| CN109473432A (zh) * | 2018-10-31 | 2019-03-15 | 上海华力微电子有限公司 | 提高flash数据保持能力的工艺方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4267632A (en) * | 1979-10-19 | 1981-05-19 | Intel Corporation | Process for fabricating a high density electrically programmable memory array |
| JP4330670B2 (ja) * | 1997-06-06 | 2009-09-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6151248A (en) * | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
| JP4117998B2 (ja) * | 2000-03-30 | 2008-07-16 | シャープ株式会社 | 不揮発性半導体記憶装置、その読み出し、書き込み方法及び消去方法、その製造方法 |
| JP4087108B2 (ja) * | 2001-12-10 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP3998467B2 (ja) * | 2001-12-17 | 2007-10-24 | シャープ株式会社 | 不揮発性半導体メモリ装置及びその動作方法 |
-
2001
- 2001-12-10 JP JP2001375993A patent/JP4027656B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-04 CN CNB021543887A patent/CN1219324C/zh not_active Expired - Lifetime
- 2002-12-06 TW TW091135468A patent/TW578301B/zh not_active IP Right Cessation
- 2002-12-06 KR KR10-2002-0077362A patent/KR100501063B1/ko active IP Right Grant
- 2002-12-09 US US10/314,021 patent/US6952031B2/en not_active Expired - Lifetime
-
2005
- 2005-06-22 US US11/157,973 patent/US7326991B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1426114A (zh) | 2003-06-25 |
| US6952031B2 (en) | 2005-10-04 |
| TW578301B (en) | 2004-03-01 |
| TW200301012A (en) | 2003-06-16 |
| US7326991B2 (en) | 2008-02-05 |
| KR100501063B1 (ko) | 2005-07-18 |
| KR20030047805A (ko) | 2003-06-18 |
| CN1219324C (zh) | 2005-09-14 |
| JP2003179167A (ja) | 2003-06-27 |
| US20040109355A1 (en) | 2004-06-10 |
| US20050239245A1 (en) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7326991B2 (en) | Nonvolatile semiconductor memory and method of operating the same | |
| JP4262314B2 (ja) | Ｎａｎｄ型不揮発性メモリ素子、その製造方法及び駆動方法 | |
| US8304310B2 (en) | Manufacture method of semiconductor device | |
| US5326999A (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| JPH10223867A (ja) | 半導体装置及びその製造方法 | |
| JP3397903B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2003258128A (ja) | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 | |
| JPH0864699A (ja) | 不揮発性半導体記憶装置 | |
| JP2003209195A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2009088060A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2001189439A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
| JP4247762B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
| JP4087108B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP5106022B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7358129B2 (en) | Nonvolatile semiconductor memory device and a method of the same | |
| KR20050030099A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JP2005033223A (ja) | 不揮発性半導体記憶装置及び読み出し方法 | |
| JP3949749B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
| JP2003318289A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| JP4574912B2 (ja) | 半導体記憶装置の形成方法 | |
| JP2009272545A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2006080567A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2005136038A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP4572230B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2006013335A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4027656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |