JP4572230B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4572230B2 JP4572230B2 JP2007339926A JP2007339926A JP4572230B2 JP 4572230 B2 JP4572230 B2 JP 4572230B2 JP 2007339926 A JP2007339926 A JP 2007339926A JP 2007339926 A JP2007339926 A JP 2007339926A JP 4572230 B2 JP4572230 B2 JP 4572230B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- forming
- semiconductor memory
- memory device
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Vfg=(Vcg−Vsub)*Cpp/(Cpp+Ctun)となり、
Cpp/(Cpp+Ctun)をゲート容量結合比Rcg(所謂カップリング比)と定義すると、
Vfg=(Vcg−Vsub)*Rcg
であらわすことができる。
前記2つの層をマスクとして前記半導体基板に前記半導体基板とは異なる導電型の不純物イオン注入を行いチャネル長方向に隣接する2つの前記第1のゲート電極により共有され、かつチャネル幅方向に延在する第1ビット線を自己整合的にAsを10〜20keV、5×10 14 〜1×10 15 cm -2 の注入量でイオン注入することで形成する工程と、
前記2つの層のチャネル長方向の両側壁にサイドウォールスペーサーを形成する工程と、
前記2つの層及び前記サイドウォールスペーサーをマスクとして前記半導体基板に溝を形成する工程と、
前記2つの層及び前記サイドウォールスペーサーをマスクとして前記溝に前記半導体基板とは異なる導電型の不純物イオン注入を行いチャネル長方向に隣接する2つの前記第1のゲート電極により共有され、かつチャネル幅方向に延在する第2ビット線を自己整合的にAsを15〜30keV、1×10 15 〜2×10 15 cm -2 の注入量でイオン注入することで形成する工程と、
チャネル幅方向に延在する前記2つの層をチャネル長方向の断面でそれぞれ分割することで、浮遊ゲートである第1のゲート電極をチャネル長方向に少なくとも2つかつチャネル幅方向に少なくとも2つ隣接して形成する工程と、
チャネル幅方向に隣接する2つの前記第1のゲート電極間で、かつ前記第1ビット線と前記第2ビット線とからなる1組の前記ビット線に隣接する領域にBF 2 を1×10 13 〜1×10 14 cm -2 の注入量でイオン注入することで素子分離拡散領域を形成する工程からなる不揮発性半導体記憶装置の製造方法が提供される。
本発明の不揮発性半導体記憶装置の製造方法について、図1(a)〜図3(k)を用いて、説明する。
本発明の不揮発性半導体記憶装置の製造方法の他の実施例について、図4(a)〜図6(l)を用いて、説明する。
第2の不揮発性半導体記憶装置の更に他の製造方法について、図7(a)〜図9(k)を用いて、説明する。
図13に、実施例1〜3に示す不揮発性半導体記憶装置と、図10に示す従来の不揮発性半導体記憶装置のゲート長とソース・ドレイン間耐圧の関係を示す。図13から実施例の方が従来より、同一のゲート長であればソース・ドレイン間耐圧を向上させることができ、同一のソース・ドレイン間耐圧であればゲート長をより短くできることがわかる。
実施例1〜3に示す不揮発性半導体記憶装置の動作方法一例を以下に示す。なお、本発明の動作方法は、以下の方法に限定されることなく、種々の変形が可能である。
2、4 容量
3 コントロールゲート
5 基板
6a、6b ビット線
11 半導体基板
12 酸化膜
13 浮遊ゲート
13' 第1ポリシリコン層
15 シリコン窒化膜
16 レジスト
17 第1ビット線
17' ビット線
18 サイドウォールスペーサー
19 第2ビット線
20 HDP酸化膜
21 埋め込み酸化膜領域
22、24'' 第2ポリシリコン層
23 絶縁膜
24 コントロールゲート
24' 第3ポリシリコン層
25 溝
26 接合領域
27 不純物拡散領域
Claims (1)
- 半導体基板上にトンネル酸化膜である第1の絶縁膜を介して浮遊ゲートである第1のゲート電極を形成するためのチャネル幅方向に延在する少なくとも2つの層をチャネル長方向に隣接して形成する工程と、
前記2つの層をマスクとして前記半導体基板に前記半導体基板とは異なる導電型の不純物イオン注入を行いチャネル長方向に隣接する2つの前記第1のゲート電極により共有され、かつチャネル幅方向に延在する第1ビット線を自己整合的にAsを10〜20keV、5×10 14 〜1×10 15 cm-2の注入量でイオン注入することで形成する工程と、
前記2つの層のチャネル長方向の両側壁にサイドウォールスペーサーを形成する工程と、
前記2つの層及び前記サイドウォールスペーサーをマスクとして前記半導体基板に溝を形成する工程と、
前記2つの層及び前記サイドウォールスペーサーをマスクとして前記溝に前記半導体基板とは異なる導電型の不純物イオン注入を行いチャネル長方向に隣接する2つの前記第1のゲート電極により共有され、かつチャネル幅方向に延在する第2ビット線を自己整合的にAsを15〜30keV、1×10 15 〜2×10 15 cm -2 の注入量でイオン注入することで形成する工程と、
チャネル幅方向に延在する前記2つの層をチャネル長方向の断面でそれぞれ分割することで、浮遊ゲートである第1のゲート電極をチャネル長方向に少なくとも2つかつチャネル幅方向に少なくとも2つ隣接して形成する工程と、
チャネル幅方向に隣接する2つの前記第1のゲート電極間で、かつ前記第1ビット線と前記第2ビット線とからなる1組の前記ビット線に隣接する領域にBF2を1×10 13 〜1×10 14 cm-2の注入量でイオン注入することで素子分離拡散領域を形成する工程からなる不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339926A JP4572230B2 (ja) | 2007-12-28 | 2007-12-28 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339926A JP4572230B2 (ja) | 2007-12-28 | 2007-12-28 | 不揮発性半導体記憶装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001376027A Division JP4087108B2 (ja) | 2001-12-10 | 2001-12-10 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135770A JP2008135770A (ja) | 2008-06-12 |
JP4572230B2 true JP4572230B2 (ja) | 2010-11-04 |
Family
ID=39560337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339926A Expired - Fee Related JP4572230B2 (ja) | 2007-12-28 | 2007-12-28 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4572230B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163923A (ja) * | 1992-11-25 | 1994-06-10 | Sharp Corp | 不揮発性メモリの製造方法 |
JPH08148679A (ja) * | 1994-11-21 | 1996-06-07 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH10335493A (ja) * | 1997-05-28 | 1998-12-18 | Nec Corp | 半導体記憶装置 |
JP2001044301A (ja) * | 1999-08-02 | 2001-02-16 | Sharp Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
JP2001168217A (ja) * | 1999-12-10 | 2001-06-22 | Sharp Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
JP2001177079A (ja) * | 1999-12-17 | 2001-06-29 | Sharp Corp | 半導体装置の製造方法 |
-
2007
- 2007-12-28 JP JP2007339926A patent/JP4572230B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163923A (ja) * | 1992-11-25 | 1994-06-10 | Sharp Corp | 不揮発性メモリの製造方法 |
JPH08148679A (ja) * | 1994-11-21 | 1996-06-07 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH10335493A (ja) * | 1997-05-28 | 1998-12-18 | Nec Corp | 半導体記憶装置 |
JP2001044301A (ja) * | 1999-08-02 | 2001-02-16 | Sharp Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
JP2001168217A (ja) * | 1999-12-10 | 2001-06-22 | Sharp Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
JP2001177079A (ja) * | 1999-12-17 | 2001-06-29 | Sharp Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008135770A (ja) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10741570B2 (en) | Nonvolatile memory devices having single-layered gates and methods of fabricating the same | |
JP4276510B2 (ja) | 半導体記憶装置とその製造方法 | |
US7315056B2 (en) | Semiconductor memory array of floating gate memory cells with program/erase and select gates | |
JP3966707B2 (ja) | 半導体装置及びその製造方法 | |
KR20000052310A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP2005044844A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US6372564B1 (en) | Method of manufacturing V-shaped flash memory | |
JP2003332469A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR20180074738A (ko) | 별개의 워드 라인 및 소거 게이트들을 갖는 플래시 메모리를 형성하는 방법 | |
JP2009088060A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4087108B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR100605508B1 (ko) | 활성영역들과 자기정렬된 부유게이트들을 갖는 플래쉬메모리 소자들 및 그 제조방법들 | |
JP4027656B2 (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP5106022B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2007194296A (ja) | 不揮発性半導体記憶装置及びその製造方法。 | |
JP2007287795A (ja) | 不揮発性半導体記憶装置 | |
KR20050030099A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
JP2009289949A (ja) | 不揮発性半導体記憶装置 | |
JP2010153904A (ja) | 半導体装置 | |
JP4572230B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR20060081003A (ko) | 낸드형 비휘발성 메모리 소자의 형성 방법 | |
JP5358121B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2008177223A (ja) | 半導体装置およびその製造方法 | |
JP5184851B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2010219099A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |