JP4276510B2 - 半導体記憶装置とその製造方法 - Google Patents

半導体記憶装置とその製造方法 Download PDF

Info

Publication number
JP4276510B2
JP4276510B2 JP2003344689A JP2003344689A JP4276510B2 JP 4276510 B2 JP4276510 B2 JP 4276510B2 JP 2003344689 A JP2003344689 A JP 2003344689A JP 2003344689 A JP2003344689 A JP 2003344689A JP 4276510 B2 JP4276510 B2 JP 4276510B2
Authority
JP
Japan
Prior art keywords
region
insulating film
element isolation
gate insulating
isolation trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003344689A
Other languages
English (en)
Other versions
JP2005116551A (ja
Inventor
田 晃 合
口 充 宏 野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003344689A priority Critical patent/JP4276510B2/ja
Priority to TW093129638A priority patent/TWI278101B/zh
Priority to US10/954,238 priority patent/US20050093047A1/en
Priority to KR1020040078463A priority patent/KR100677801B1/ko
Publication of JP2005116551A publication Critical patent/JP2005116551A/ja
Application granted granted Critical
Publication of JP4276510B2 publication Critical patent/JP4276510B2/ja
Priority to US12/498,149 priority patent/US7919389B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

本発明は、半導体記憶装置とその製造方法に係り、特に、不揮発性メモリセルの高密度化と高耐圧化を両立させた装置とその製造方法に関する。
電気的に書き込み消去可能な不揮発性の半導体記憶装置の一種として、シリコン窒化膜中に電荷をトラップさせることでデータを記憶する、いわゆるＭＯＮＯＳ（金属‐酸化シリコン膜‐窒化シリコン膜‐酸化シリコン膜‐半導体）型メモリセルが知られている。ＭＯＮＯＳ型メモリは浮遊ゲート型メモリと比較して低電圧で書き込み、消去が可能であり、また、積層ゲート構造が必要な浮遊ゲート型メモリセルに対して、単層ゲート構造のＭＯＮＯＳ型メモリセルはゲートのアスペクト比が小さいために、素子の微細化に適しているという特徴がある（例えば、特許文献１参照）。
この文献に示された半導体記憶装置は、図４１の平面図に示すように、ＭＯＮＯＳ型トランジスタで構成されるメモリセル１の他に、ＭＯＳ型トランジスタによるロジック回路を構成する周辺回路部２を有する。周辺回路部２は、更に、薄膜のゲート酸化膜を有する低電圧系トランジスタと、厚膜のゲート酸化膜を有する高電圧系トランジスタとで構成される。
図４２は、図４１に示されたメモリセル１の、第一の例の等価回路図を示すものであり、特にＡＮＤ型の構成を例示するものである。
図４２において示すように、メモリセル１は、マトリクス状に配置されるトランジスタＭ０１、Ｍ０２、Ｍ０３、・・・、Ｍ１１、Ｍ２２、Ｍ３３、・・・、Ｍ１５３により構成される。各トランジスタは周知のＭＯＮＯＳ構造をなし、それぞれのゲートに浮遊ゲートによる電荷蓄積層を備え、ＥＥＰＲＯＭとしての機能が付与されている。
さて、このような基本構造を有するメモリセル１には、複数本のデータ選択のためのワード線ＷＬ０、ＷＬ１、ＷＬ２、ＷＬ３〜ＷＬ１４、ＷＬ１５が接続される。そして、ワード線ＷＬ０は、トランジスタＭ０１、Ｍ０２、Ｍ０３の各制御ゲートに接続され、ワード線ＷＬ１は、トランジスタＭ１１、Ｍ１２、Ｍ１３の各制御ゲートに接続され、以下同様にワード線ＷＬ１５まで、それぞれ対応するトランジスタの各制御ゲートに接続される。
なお、トランジスタＭ０１、Ｍ１１、Ｍ２１〜Ｍ１５１は、並列に配置されるが、それぞれの一端（ドレイン）は、選択トランジスタＳＳ１を介してデータ転送線であるビット線ＢＬ１に接続され、それぞれの他端（ソース）は、選択トランジスタＧＳ１を介して共通ソース線ＳＬに接続される。同様にして、トランジスタＭ０２、Ｍ１２、Ｍ２２〜Ｍ１５２は、並列に配置され、それぞれの一端は、選択トランジスタＳＳ２を介してビット線ＢＬ２に接続され、それぞれの他端は、選択トランジスタＧＳ２を介して共通ソース線ＳＬに接続される。トランジスタＭ０２、Ｍ１２、Ｍ２２〜Ｍ１５２についても同様である。
以上のような構成を通じて、いわゆるＡＮＤ型のメモリセル１が構成される。なお、その動作については、良く知られるところであるので、説明を省略する。
図４３は、図４１に示されたメモリセル１の、第二の例の等価回路図を示すものであり、特にＮＯＲ型の構成を例示するものである。
図４３において示すように、メモリセル１は、マトリクス状に配置されるトランジスタＭ０１、Ｍ０２、・・・、Ｍ１１、Ｍ１２、・・・、Ｍ２２により構成される。各トランジスタは周知のＭＯＮＯＳ構造をなし、それぞれのゲートに浮遊ゲートによる電荷蓄積層を備え、ＥＥＰＲＯＭとしての機能が付与されている。
さて、このような基本構造を有するメモリセル１には、複数本のデータ選択線であるワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・が接続される。そして、ワード線ＷＬ０は、トランジスタＭ０１、Ｍ０２の各制御ゲートに接続され、データ選択線ＷＬ１は、トランジスタＭ１１、Ｍ１２の各制御ゲートに接続され、以下同様に、それぞれ対応するトランジスタの各制御ゲートに接続される。
なお、トランジスタＭ０１、Ｍ１１、Ｍ２１のそれぞれの一端（ドレイン）は、データ転送線であるビット線ＢＬ１に接続され、それぞれの他端（ソース）は、共通ソース線ＳＬに接続される。
以上のような構成を通じて、いわゆるＮＯＲ型のメモリセル１が構成される。なお、その動作については、良く知られるところであるので、説明を省略する。
図４４は、図４１に示されたメモリセル１の、第三の例の等価回路図を示すものであり、特にＶｉｒｔｕａＬ Ｇｒｏｕｎｄ Ａｒｒａｙ型の構成を例示するものである。
図４４において示すように、メモリセル１は、マトリクス状に配置されるトランジスタＭ（ｍ）、Ｍ（ｍ）’、Ｍ（ｍ＋１）、Ｍ（ｍ＋１）’・・・により構成される。各トランジスタは周知のＭＯＮＯＳ構造をなし、それぞれのゲートに浮遊ゲートによる電荷蓄積層を備え、ＥＥＰＲＯＭとしての機能が付与されている。
さて、このような基本構造を有するメモリセル１には、複数本のデータ選択線であるワード線ＷＬ（ｍ）、ＷＬ（ｍ＋１）、・・・が接続される。そして、ワード線Ｗ（ｍ）は、トランジスタＭ（ｍ）、Ｍ（ｍ）’・・・の各制御ゲートに接続され、ワード線ＷＬ（ｍ＋１）は、トランジスタＭ（ｍ＋１）、Ｍ（ｍ＋１）’・・・の各制御ゲートに接続される。
なお、トランジスタＭ（ｍ）、Ｍ（ｍ＋１）又はＭ（ｍ）’、Ｍ（ｍ＋１）’は、並列に配置されるが、それぞれの一端（ドレイン）は、選択トランジスタＳＳ２を介して、データ転送線であるビット線ＢＬ（ｎ）に接続され、それぞれの他端（ソース）は、選択トランジスタＳＳ１、ＳＳ３を介して、ビット線ＢＬ（ｎ＋１）に接続される。
以上のような構成を通じて、いわゆるＶｉｒｔｕａＬ Ｇｒｏｕｎｄ Ａｒｒａｙ型のメモリセル１が構成される。なお、その動作については、良く知られるところであるので、説明を省略する。
図４５は、図４１に示されたメモリセル１の、第四の例の等価回路図を示すものであり、特に図４１のメモリセル１として一般的に知られるＮＡＮＤ型ＥＥＰＲＯＭを採用した場合を例示するものである。
図４５において示すように、メモリセル１の一バンドル分を構成するＭＯＳ型トランジスタＭ０、Ｍ１、Ｍ２、Ｍ３、・・・、Ｍ１４、Ｍ１５は直列接続される。各トランジスタは周知のＭＯＮＯＳ構造で、電荷蓄積電極を有するＭＩＳトランジスタからなる不揮発性メモリ機能が付与されている。各トランジスタＭ０〜Ｍ１５のゲート電極、つまり制御ゲートにはワード線を構成するデータ選択線ＷＬ０〜ＷＬ１５が接続される。また、各トランジスタＭ０〜Ｍ１５のバックゲートにはウェル電位ＷｅＬＬが与えられる。
直列接続されるトランジスタＭ０〜Ｍ１５の一端のトランジスタＭ０は、選択トランジスタＳ１を介してビット線ＢＬに接続され、他端のトランジスタＭ１５は、選択トランジスタＳ２を介してソース線ＳＬに接続される。なお、選択トランジスタＳ１のゲートにはＳＳＬ信号線が接続され、選択トランジスタＳ２のゲートにはＧＳＬ信号線が接続される。
ここでメモリセル１には、ＳＳＬ信号線およびＧＳＬ信号線が接続されるが、これらのブロック選択線は、ひとつのブロックには少なくとも１本あれば良く、例えば高密度化のために、データ選択線ＷＬ０〜ＷＬ１５と同一方向に形成される。
以上のような構成を通じて、いわゆるＮＡＮＤセルブロックが構成されるが、その動作や構成等については、良く知られるところであるので、説明を省略する。
図４６は、図４５に示すような構成のメモリセル１を有する半導体記憶装置の部分平面図パターンを示すもので、セル構造を判り易く示すために、制御ゲート電極よりも下の構造のみを示している。
図４６からわかるように、メモリセル１は、図中で上下方向に走る複数のビット線ＢＬが形成されている。このビット線ＢＬの厚さ方向の下側には、図中横方向に走る複数のワード線ＷＬ０〜ＷＬ１５が配置されている。各ワード線ＷＬ０〜ＷＬ１５の間には、ビット線ＢＬの下以外の部分に素子分離領域７が形成され、ソース・ドレイン領域８が絶縁分離されている。またビット線ＢＬのＳＳＬ信号線に隣接したソース・ドレイン領域８には、ビット線コンタクト４が形成されており、ビット線ＢＬのＧＳＬ信号線に隣接した領域には、接地電位が与えられるソース線コンタクト３が接続されている。
図４７は、従来の半導体記憶装置の断面図を示すもので、図４６のＡ−Ａ’線で得た断面を（Ａ）に、Ｂ−Ｂ’線で得た断面を（Ｂ）にそれぞれ示すと共に、図４１の周辺回路部２の断面を（Ｃ）、（Ｄ）にそれぞれ示す。なお、図４７（Ａ）はメモリセル１のゲート断面に相当し、同図（Ｂ）は、メモリセル１の素子分離断面に相当する。また、（Ｃ）は周辺回路部２の低電圧トランジスタ領域に対応し、（Ｄ）は周辺回路部２の高電圧トランジスタ領域に相当する。
図４７（Ａ）、（Ｂ）において示すように、メモリセル１領域では、Ｐ型基板９の上にＮ型ウェル１０が形成され、Ｎ型ウェル１０の上には、例えば、ボロンまたはインジウムなどの不純物濃度が１０１４〜１０１９（ｃｍ−３）のＰ型ウェル１１が形成されている。つまり、メモリセル１部においては、Ｐ型基板９の上に、Ｎ型ウェル１０、Ｐ型ウェル１１を形成して、基板２６が構成される。
メモリセル１の領域では、この基板２６のソース・ドレイン領域８に挟まれる領域に、例えば、０．５〜１０ｎｍの厚さのシリコン酸化膜またはオキシナイトライド膜によるトンネル絶縁膜１２が第１の絶縁膜として形成されている。
更に、トンネル絶縁膜１２の上には、例えば、シリコン窒化膜からなる電荷蓄積層１３が３〜５０ｎｍの厚さで形成されている。
この上に、例えば、シリコン酸化膜またはオキシナイトライド膜からなるブロック絶縁膜１４を形成する。
以上のようにして、トンネル絶縁膜１２、電荷蓄積層１３、ブロック絶縁膜１４の積層構造から成るＯＮＯ膜１５が形成される。
続いて、ＯＮＯ膜１５の上には、例えば、リンが１×１０１９〜１×１０２１（ｃｍ−３）の範囲で不純物が添加されたポリシリコン層ならなる第一ゲート電極１８が１０〜５００ｎｍの厚さで形成されている。
その上に、例えば、ＷＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＴｉＳｉ、ＣｏＳｉなどの金属の裏打層を１〜５００ｎｍの厚さで形成し、第二ゲート電極１９を構成する。
更に、その上に、シリコン酸化膜またはシリコン窒化膜等のマスク絶縁膜２０が、１０〜３００ｎｍの厚さで形成される。
以上のようにして形成されるゲート領域では、トランジスタの側壁に側壁絶縁膜３７が配置される。
更に、その上に、バリア絶縁膜２１、層間絶縁膜２２が積層され、層間絶縁膜２２の上にビット線ＢＬが配置される。ビット線ＢＬとソース・ドレイン領域８の間は、ビット線コンタクト４によって接続される。
メモリセル１領域においては、Ｐ型ウェル１１はＮ型ウェル１０によってＰ型基板９とは分離されているため、Ｐ型ウェル１１には、Ｐ型基板９と独立して電圧を印加することができる。このような構造は、メモリ消去時の昇圧回路の負荷を軽減し、消費電力を抑制するために望ましい。
一方、図４７（Ｃ）に示すように、周辺回路部２の低電圧系トランジスタ領域（ＬＶ領域）では、Ｐ型基板９の上にＰ型ウェル１１を形成して、基板２６が構成される。
低電圧トランジスタ領域では、この基板２６のソース・ドレイン領域８に挟まれる領域に、例えば、０．５〜１０ｎｍの厚さのシリコン酸化膜またはオキシナイトライド膜によるゲート絶縁膜１６が形成される。その上には、ポリシリコン層ならなる１０〜５００ｎｍの厚さの第一ゲート電極１８が形成されている。
その上に、例えば、ＷＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＴｉＳｉ、ＣｏＳｉなどの金属の裏打層を１〜５００ｎｍの厚さで形成し、第二ゲート電極１９を構成する。
更に、その上に、シリコン酸化膜またはシリコン窒化膜等のマスク絶縁膜２０が、１０〜３００ｎｍの厚さで形成される。
以上のようにして形成されるトランジスタの側壁には側壁絶縁膜３７が配置される。
更に、その上に、バリア絶縁膜２１、層間絶縁膜２２が積層され、層間絶縁膜２２の上に信号線２４が配置される。信号線２４とソース・ドレイン領域８の間は、コンタクト２５によって接続される。
また、図４７（Ｄ）に示すように、高電圧系トランジスタ領域（ＨＶ領域）では、Ｐ型基板９の上の、ソース・ドレイン領域８に挟まれる領域に、例えば、１０〜５０ｎｍの厚さのシリコン酸化膜またはオキシナイトライド膜によるゲート絶縁膜１７が形成される。更に、その上には、ポリシリコン層からなる１０〜５００ｎｍの厚さの第一ゲート電極１８が形成されている。
その上に、例えば、ＷＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＴｉＳｉ、ＣｏＳｉなどの金属の裏打層を１〜５００ｎｍの厚さで形成し、第二ゲート電極１９を構成する。
更に、その上に、シリコン酸化膜またはシリコン窒化膜等のマスク絶縁膜２０が、１０〜３００ｎｍの厚さで形成される。
以上のようにして形成されるトランジスタの側壁には側壁絶縁膜３７が配置される。
更に、その上に、バリア絶縁膜２１、層間絶縁膜２２が積層され、層間絶縁膜２２の上に信号線２４が配置される。信号線２４とソース・ドレイン領域８の間は、コンタクト２５によって接続される。
なお、低電圧トランジスタ領域におけるゲート絶縁膜１６の厚さと、高電圧トランジスタ領域におけるゲート絶縁膜１７の厚さを比較すると、高電圧トランジスタ領域の方が厚いが、これは耐圧を得るためである。
なお、図４７（Ｂ）、（Ｃ）、（Ｄ）に示すように、メモリセル１の素子分離領域および周辺回路部２の低電圧トランジスタ領域、高電圧トランジスタ領域には、素子分離のために、ＳＴＩ溝（トレンチ溝）が素子分離溝６、２３として形成される。
また、図４７（Ｄ）に示すように、高電圧トランジスタ領域の素子分離溝２３の底部には、不純物によるＰ型領域２７が形成されるが、Ｐ型領域２７の不純物濃度は、Ｐ型基板９よりも高濃度であることが、素子分離耐圧を高める上では望ましい。
図４７の（Ｂ）、（Ｃ）から明らかなように、メモリセル１の領域および周辺回路部２の低電圧トランジスタ領域においては、比較的深いトレンチ溝により、比較的深い素子分離溝６が形成される。
一方、図４７（Ｄ）から明らかなように、周辺回路部２の高電圧トランジスタ領域においては、比較的浅いトレンチ溝により、比較的浅い素子分離溝２３が形成される。
続いて、以上のような構成を有する従来の半導体記憶装置の製造方法について、図４８−図５０の断面図に基づいて、順を追って説明する。
ちなみに、図４８−図５０の、それぞれ（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、図４７の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示した領域に対応する。
なお、図４８−図５０では、説明を簡単にするために、Ｐ型基板９の上の、Ｎ型ウェル１０やＰ型ウェル１１、素子分離溝２３の底部のＰ型領域２７は図示せず、これらをまとめて基板２６として示す。
先ず、図示はしないが、基板２６の上に、５ｎｍから１５ｎｍの犠牲酸化膜を形成した後、必要に応じて、メモリセル１および周辺回路部２のウェルやチャンネル不純物の注入を行い、基板２６の基本構成を作る。
続いて、犠牲酸化膜を剥離し、基板２６の上、全体に周辺回路部２の高電圧トランジスタ領域におけるゲート絶縁膜１７となるシリコン酸化膜またはシリコン窒化膜を形成する。ここでゲート絶縁膜１７は、後の工程で膜厚が変動することを見込んで、最終的に狙いの膜厚となるように、例えば４００ｎｍ程度の膜厚に調整しておく。
続いて、高電圧トランジスタ領域をレジストで覆ってメモリセル領域および低電圧トランジスタ領域でゲート絶縁膜１７を剥離する。その結果、高電圧トランジスタ領域においてゲート絶縁膜１７が残る。
引き続き、レジストを剥離し、ＭＯＮＯＳメモリセルのトンネル絶縁膜１２として、例えば０．５ｎｍ〜５ｎｍの厚さからなるシリコン酸化膜またはシリコン窒化膜を形成する。更に、その上に、シリコン酸化膜やシリコン窒化膜、ＨｆＯ２、Ｔａ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３等の絶縁膜を堆積し、電荷蓄積層１３を形成する。
この上に、１ｎｍ〜２０ｎｍのシリコン酸化膜またはシリコン窒化膜のブロック絶縁膜１４を形成する。
以上のような工程を経て、メモリセル領域および低電圧トランジスタ領域においては、トンネル絶縁膜１２、電荷蓄積層１３、ブロック絶縁膜１４の三層構造から成るＯＮＯ膜１５が、高電圧トランジスタ領域においてはゲート絶縁膜１７、電荷蓄積層１３、ブロック絶縁膜１４から成るＯＮＯ膜１５がそれぞれ形成されることになる。
続いて、素子分離領域の埋め込み材を平坦化するＣＭＰ法のストッパ膜３０として、例えば、１０ｎｍ〜５００ｎｍ程度のシリコン窒化膜を堆積する。更に、その上に、素子分離領域の異方性エッチングのマスク材３１として、例えば、１０ｎｍから５００ｎｍのシリコン酸化膜を堆積する。
以上のような工程を経て、図４８（Ａ）〜（Ｄ）に示すような各領域の断面が得られるが、図からも明らかなように、高電圧トランジスタ領域のゲート絶縁膜１７の膜厚は、ゲート領域や素子分離領域および低電圧トランジスタ領域のトンネル絶縁膜１２の膜厚に比較して、厚い。このため、高電圧トランジスタ領域におけるマスク材３１の上表面の高さは、他の領域におけるマスク材３１の上表面の高さに比較して、高い。
続いて、図４９に示すように、フォトリソグラフィにより、図示しないレジストをパターンニングして、マスク材３１を異方性エッチング加工し、続いて、ストッパ膜３０を加工する。
更に引き続いて、図５０（３）に示すように、更に、異方性エッチングにより、ブロック絶縁膜１４、電荷蓄積層１３、トンネル絶縁膜１２、ゲート絶縁膜１７、Ｐ型ウェル１１を所望の深さまでエッチング加工して、素子分離領域および低電圧トランジスタ領域における素子分離溝６、および高電圧トランジスタ領域における素子分離溝２３、としてトレンチを形成する。
この際に、図５０（Ｂ）、（Ｃ）および（Ｄ）に示すように、高電圧トランジスタ領域では、ゲート絶縁膜１７の膜厚が、素子分離領域や低電圧トランジスタ領域のトンネル絶縁膜１２の膜厚よりも厚いために、その厚みの追加分に対応して、高電圧トランジスタ領域における素子分離溝２３の深さは、素子分離領域および低電圧トランジスタ領域における素子分離溝６の深さよりも浅い。
なお、図４８−図５０（Ａ）、（Ｂ）に示すメモリセル１の領域におけるトランジスタの大きさは、図４８−図５０（Ｃ）、（Ｄ）に示す周辺回路２の領域におけるトランジスタの大きさに対して、比較的小さいため、素子分離溝６の幅や間隔は小さく形成されている。
以上述べたような工程に加えて、更に、従来技術として引用した特開２００２‐３１３９６７号公報に示されるのと同様の工程を経て、図４７の断面図に示されるような半導体記憶装置を得る。
以上のような工程を経て、図４７に示すような半導体記憶装置を製造するが、一般に、素子分離耐圧を高く保つためには、素子分離溝６、２３は深いことが望ましい。ちなみに、ここで素子分離溝の深さは、基板２６の上面の高さから、素子分離溝６、２３の底面までの距離と定義する。つまり、高電圧トランジスタ領域では、耐圧を高めるために、素子分離溝２３は深い方が望ましい。
一方、メモリ領域では、大容量化のためには、素子の高密度化や素子の高精細化が大きな課題であり、素子分離溝６は、その幅、間隔共に狭く形成する必要がある。その際に、製造を容易にし、歩留まりを向上させるためには、素子分離溝６、２３は浅い方が良い。これはトレンチ溝が深いと、トレンチ溝を埋め込む時の、埋め込みアスペクト比が大きくなり、良好な埋め込み特性を実現するのが困難になるためである。
これに対して、従来の半導体記憶装置とその製造方法によれば、高電圧トランジスタ領域における素子分離溝２３の深さは、メモリセル領域や低電圧トランジスタ領域の素子分離溝６の深さよりも浅く形成されている。
特開２００２−３１３９６７号公報
従来の半導体記憶装置とその製造方法は、以上述べたように構成されていたため、以下に列挙するような問題点がある。
高電圧トランジスタ領域において、素子分離耐圧を高く保つためには、深く形成されることが望ましいとされる、素子分離溝２３が、他の領域に比較して浅く形成されている。つまり、耐圧を高めるのが困難な構成となっている。
一方、メモリ領域では、製造歩留まりを向上させるためには、浅く形成されることが望ましいとされる、素子分離溝６が、比較的深く形成されている。つまり、歩留まり向上が困難な構成となっている。
また、周辺回路部２でも、低電圧トランジスタ領域では、扱う電圧が低いため、素子分離溝６を構成するトレンチ溝は、特に深い必要はなく、歩留まりを落としてまで、深い素子分離溝６とする必要はない。
つまり、従来の半導体記憶装置とその製造方法では、歩留まり向上のためには浅い方が望ましいメモリセル１領域におけるトレンチ溝が、深く形成されてしまい、素子分離耐圧を高めるためには深い方が望ましい周辺回路部２の高電圧トランジスタ領域におけるトレンチ溝が、逆に浅く形成されてしまうと言う、相反する問題点がある。
従って、本発明の目的は、上記のような従来技術の問題点を解消し、メモリセル領域においては歩留まり向上のためにトレンチ溝を浅く形成し、周辺回路部の高電圧トランジスタ領域においては素子分離耐圧を高めるためにトレンチ溝を深く形成した半導体記憶装置とその製造方法を提供することにある。
上記目的を達成するために、本発明は、
半導体基板上に形成された、
ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
前記第１のゲート絶縁膜の上に形成された第１の導電体膜と、
前記第２のゲート絶縁膜の上に形成された第１の導電体膜と、
を備え、
前記第１の領域と前記第２の領域の境界は素子分離トレンチが形成され、前記素子分離トレンチは、前記第１の領域に形成された第１の導電体膜の側面と接して形成され、また、前記素子分離トレンチは、前記第２の領域に形成された第１の導電体膜の側面と接して形成され、前記第１の領域に接した素子分離トレンチの、前記半導体基板表面からの深さは、前記第２の領域に接した素子分離トレンチの、前記半導体基板表面からの深さより浅く設定したことを特徴とする半導体装置を提供するものである。
上記目的を達成するために、本発明は、
半導体基板上に形成された、
ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
ゲート絶縁膜として、前記電荷蓄積絶縁膜とは別で且つ前記第２のゲート絶縁膜よりも薄い膜厚の第３のゲート絶縁膜を用いた、複数のトランジスタが形成された第３の領域と、
前記第１のゲート絶縁膜の上に形成された第１の導電体膜と、
前記第２のゲート絶縁膜の上に形成された第１の導電体膜と、
を備え、
前記第１の領域と前記第２の領域の境界は第１の素子分離トレンチが形成され、前記第１の素子分離トレンチは、前記第１の領域に形成された第１の導電体膜の側面と接して形成され、また、前記第１の素子分離トレンチは、前記第２の領域に形成された第１の導電体膜の側面と接して形成され、前記第１の領域に接した第１の素子分離トレンチの、前記半導体基板表面からの深さは、前記第２の領域に接した第１の素子分離トレンチの、前記半導体基板表面からの深さより浅く、
前記第１の領域に形成された第１の素子分離トレンチの、半導体基板表面からの深さを、前記第３の領域に形成された第２の素子分離トレンチの、前記半導体基板表面からの深さと実質的に等しく設定した
ことを特徴とする半導体装置を提供するものである。
上記目的を達成するために、本発明は、
半導体基板上に形成された、
ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
ゲート絶縁膜として、前記電荷蓄積絶縁膜とは別で且つ前記第２のゲート絶縁膜よりも薄い膜厚の第３のゲート絶縁膜を用いた、複数のトランジスタが形成された第３の領域と
を備え、
前記第１の領域と前記第２の領域の境界は第１の素子分離トレンチが形成され、
前記第１の領域に形成された前記第１の素子分離トレンチの、前記半導体基板表面からの深さを、
前記第２の領域に形成された前記第１の素子分離トレンチの、前記半導体基板表面からの深さよりも浅く、
前記第３の領域に形成された第２の素子分離トレンチの、前記半導体基板表面からの深さと実質的に等しく設定し、
前記メモリセルトランジスタと、前記第２の領域におけるトランジスタと、前記第３の領域におけるトランジスタのそれぞれにおけるゲート電極を、
それぞれのゲート絶縁膜上に配置された下側の第１ゲート電極と、第１ゲート電極上に電気的に接続されて配置され上側の第２ゲート電極の２層のものとして構成し、
前記第２ゲート電極は、
前記第１の領域と前記第２の領域においては、前記第１の素子分離トレンチ上面に接して配置され、
前記第３の領域においては、前記第２の素子分離トレンチの上面に、前記第１ゲート電極を介して配置されている
ことを特徴とする半導体装置を提供するものである。
上記目的を達成するために、本発明は、
半導体基板上に形成された、
ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
を備えた半導体装置の製造方法であって、
前記第２の領域の前記半導体基板をエッチングして第２の素子分離トレンチを形成する際には、前記第１の領域では、前記電荷蓄積絶縁膜をエッチングストッパとして機能させることによって前記半導体基板がエッチングされないようにした、ある工程を有し、
前記ある工程の後に、
前記第１の領域の、前記電荷蓄積絶縁膜を含む前記第１のゲート絶縁膜と前記半導体基板をエッチングして、第１の素子分離トレンチを形成するとともに、
このとき同時に前記第２の領域の前記半導体基板をもエッチングして、前記第２の素子分離トレンチをさらに深くエッチングし、
前記第１の領域に形成された前記第１の素子分離トレンチの、前記半導体基板の表面からの深さを前記第２の領域に形成された前記第２の素子分離トレンチの、前記半導体基板の表面からの深さより浅くなるようにした
ことを特徴とする半導体装置の製造方法を提供するものである。
上記目的を達成するために、本発明は、
半導体基板上に形成された、
ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
ゲート絶縁膜として、前記電荷蓄積絶縁膜とは別で且つ前記第２のゲート絶縁膜よりも薄い膜厚の第３のゲート絶縁膜を用いた、複数のトランジスタが形成された第３の領域と
を備え、
前記第１の領域及び前記第３の領域に形成された素子分離トレンチの、前記半導体基板の表面からの深さを前記第２の領域に形成された素子分離トレンチの、前記半導体基板の表面からの深さより浅く設定した
半導体装置の製造方法であって、
前記第１及び第３の領域においては、前記半導体基板上に、少なくとも前記第１のゲート絶縁膜とその上に形成されたゲート電極を配置し、
前記第２の領域においては、前記半導体基板上に、少なくとも前記第２のゲート絶縁膜とその上に形成されたゲート電極を配置し、
この状態において、前記第２の領域の前記半導体基板をエッチングして第２の素子分離トレンチを形成する際には、前記第１及び第３の領域においては前記電荷蓄積絶縁膜をエッチングストッパとして機能させることによって前記半導体基板がエッチングされないようにし、前記第１及び第３の領域の前記電荷蓄積絶縁膜を含む前記第１のゲート絶縁膜と前記半導体基板をエッチングして、それぞれ第１及び第３の素子分離トレンチを形成するとともに、このとき同時に前記第２の領域の前記半導体基板をもエッチングして、前記第２の素子分離トレンチをさらに深くエッチングして、前記第１及び第３の領域に形成された前記第１及び第３の素子分離トレンチの、前記半導体基板の表面からの深さを前記第２の領域に形成された前記第２の素子分離トレンチの、前記半導体基板の表面からの深さより浅くなるようにする
ことを特徴とする半導体装置の製造方法を提供するものである。
以上述べたように、本発明によれば、高電圧トランジスタ領域や低電圧トランジスタ領域とメモリセル領域を混載する半導体記憶装置において、高電圧トランジスタ領域と低電圧トランジスタ領域の少なくとも高電圧トランジスタ領域では素子分離溝を深く形成して、素子分離性能と耐圧を向上させ、メモリセル領域では、素子分離溝を浅く形成することにより、高密度化、高性能化、高製造歩留まり化を実現できるような半導体記憶装置の構造と、その製造方法を得ることができる。
以下、図面を参照しながら、本発明の実施の形態について説明する。
実施形態１
図１は本発明の実施形態１に係る、半導体記憶装置の断面図であり、（Ａ）はメモリセル領域のゲート断面（図４６のＡＡ’断面に相当）を、（Ｂ）はメモリセル領域の素子分離領域断面（図４６のＢＢ’断面に相当）を、（Ｃ））は周辺回路部の低電圧トランジスタ領域（ＬＶ領域）の断面を、（Ｄ）は周辺回路部の高電圧トランジスタ領域（ＨＶ領域）の断面を、それぞれ示すものである。
なお、図１の構成の、図４７の構成と異なる点は、（Ｂ）、（Ｃ）、（Ｄ）に示すように、メモリセル領域の素子分離領域に形成されている素子分離溝６の深さや周辺回路部の低電圧トランジスタ領域に形成されている素子分離溝６の深さと比較して、周辺回路部の高電圧トランジスタ領域に形成されている素子分離溝２３の深さが、深く形成されている点にある。
つまり、図１の（Ｂ）、（Ｃ）に示すように、メモリセル１の領域および周辺回路部２の低電圧トランジスタ領域においては、トレンチ溝により、比較的浅い素子分離溝６が形成される。
一方、図１（Ｄ）に示すように、周辺回路部２の高電圧トランジスタ領域においては、トレンチ溝により、比較的深い素子分離溝２３が形成される。
つまり、実施形態１の半導体記憶装置によれば、高電圧トランジスタ領域において、素子分離耐圧を高く保つためには、深く形成されることが望ましいとされる、素子分離溝２３が、他の領域に比較して深く形成されている。つまり、耐圧を高めるのに適した構成となっている。
加えて、実施形態１の半導体記憶装置によれば、メモリ領域では、製造歩留まりを向上させるためには、浅く形成されることが望ましいとされる、素子分離溝６が、高電圧トランジスタ領域に比較して、浅く形成されている。つまり、メモリセルの高精細化、大容量化の際に、製造を容易にし、歩留まりを向上させるのに適した構成となっている。
また、周辺回路部２でも、低電圧トランジスタ領域では、扱う電圧が低いなりに、対応して素子分離溝６を構成するトレンチ溝は浅くなっており、無用に歩留まりを落とさないで済むような合理的な構成となっている。
加えて、メモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域の、金属裏打ち層としての第一ゲート電極１８、第二ゲート電極１９、マスク絶縁膜２０は、全て同層に形成されることから、工程の簡略化に適した構造となっている。
つまり、本発明の実施形態１の半導体記憶装置によれば、歩留まり向上のためには浅い方が望ましいとされるメモリセル１の領域におけるトレンチ溝が、浅く形成され、素子分離耐圧を高めるためには深い方が望ましいとされる周辺回路部２の高電圧トランジスタ領域におけるトレンチ溝は、深く形成されているので、製造が容易で、歩留まりが高く、また素子分離耐圧が高く性能の優れた半導体記憶装置を実現することができる。
続いて、本発明の実施形態１に係る、半導体記憶装置の製造方法について、図２−図２３の断面図に基づいて、順を追って説明する。
ちなみに、図２−図２３の、それぞれ（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、図１の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示した領域に対応する。
なお、図２−図２３では、説明を簡単にするために、Ｐ型基板９の上の、Ｎ型ウェル１０やＰ型ウェル１１、素子分離溝２３の底部のＰ型領域２７は図示せず、これらをまとめて基板２６として示す。
先ず、図２に示すように、予め不純物としてボロンを１０１４〜１０１９（ｃｍ−３）の濃度で含むＰ型のシリコン基板上に、図示はしないが、１〜１００ｎｍの犠牲酸化膜を形成した後、レジストを塗布し、リソグラフィを行い、例えば、リン、砒素、アンチモンなどのイオンを、例えば３０〜１５００ＫｅＶの加速エネルギー、１×１０１１〜１×１０１５（ｃｍ−２）のドーズ量で注入して、メモリセル領域にＮ型ウェルを形成する。
また、メモリセル領域および低電圧トランジスタ領域には、例えば、ボロンを１００〜１０００ＫｅＶの加速エネルギー、１×１０１１〜１×１０１５（ｃｍ−２）のドーズ量で注入してＰ型ウェルを形成する。
更に、レジストを塗布した後、リソグラフィを行い、メモリセル領域および高電圧トランジスタ領域に、ボロンやインジウム等の不純物を、１×１０１１〜１×１０１４（ｃｍ−２）のドーズ量で、チャンネルイオンとして注入する。
続いて、犠牲酸化膜を剥離した後に、基板２６の上に、ＭＯＮＯＳのメモリセル領域におけるトンネル絶縁膜１２となるシリコン酸化膜またはオキシナイトライド膜を０．５〜１０ｎｍの厚さで形成する。
その上から、電荷蓄積層１３となる、３〜５０ｎｍの厚さのシリコン窒化膜を形成する。
更に、その上に、ブロック絶縁膜１４となる、３〜３０ｎｍの厚さのシリコン酸化膜またはオキシナイトライド膜を形成する。
以上のような工程を経て、ゲート酸化膜となる、トンネル絶縁膜１２、電荷蓄積層１３、ブロック絶縁膜１４から成る、ＯＮＯ膜１５を形成する。
次に、連続して、ＯＮＯ膜１５の上に、第一ゲート電極１８となるアモルファスシリコンまたはポリシリコンを１０〜５００ｎｍの厚さで前面に堆積する。
なお、第一ゲート電極１８を構成するシリコン膜は、不純物を添加しない膜であることが望ましいが、たとえばリンが１×１０１９〜１×１０２１（ｃｍ−３）の範囲で不純物が添加されたポリシリコン膜を堆積しても良い。
次に、図３に示すように、高電圧トランジスタ領域を除く領域において、レジスト２８をかけ、続いて、図４に示すように、リソグラフィと等方性または異方性エッチングによって、第一ゲート電極１８およびＯＮＯ膜１５を除去する。エッチング終了後は、レジスト２８も除去する。
続いて、図５に示すように、高電圧トランジスタ領域のゲート絶縁膜１７となる酸化膜またはオキシナイトライド膜を１０〜５００ｎｍの厚さで形成し、更に、高電圧トランジスタ領域の第一ゲート電極１８となるポリシリコンまたはアモルファスシリコンを１０〜５００ｎｍの厚さで堆積する。
ここで堆積するシリコン膜の厚さは、ＯＮＯ膜１５に堆積したシリコン膜と同じ厚さでも良いし、メモリセル領域や低電圧トランジスタ領域に先に堆積した第一ゲート電極１８の高さと、高電圧トランジスタ領域に新たに堆積した第一ゲート電極１８の高さが同じになるようにしても良い。
なお、高電圧トランジスタ領域で、基板２６の上に、ゲート絶縁膜１７および第一ゲート電極１８を堆積するのに伴い、メモリセル領域や低電圧トランジスタ領域の第一ゲート電極１８の上にも、同じように、酸化膜やシリコン膜が形成される。
引き続き、図６に示すように、高電圧トランジスタ領域において、レジスト２９をかけ、図７に示すように、リソグラフィと等方性または異方性エッチングにより、メモリセル領域および低電圧トランジスタ領域における酸化膜やシリコン膜を除去する。
以上のような工程を経て、ＯＮＯ膜１５とゲート絶縁膜１７を作り分け、それぞれの上に、第一ゲート電極１８を積層した構造を得る。なお、このような構造に至る工程は、以上に限定されるものではなく、例えば、先に、ＯＮＯ膜１５をゲート絶縁膜１７を作り分けしておいて、その上に、第一ゲート電極１８を堆積するようにしても良く、最終的に、図７に示すように、基板２６の上において、メモリセル領域や低電圧トランジスタ領域では、ＯＮＯ膜１５と第一ゲート電極１８の積層構造ができ、高電圧トランジスタ領域では、ゲート絶縁膜１７と第一ゲート電極１８の積層構造ができれば良い。
次に、図８に示すように、シリコン窒化膜などの第一の絶縁膜３０とシリコン酸化膜などの第二の絶縁膜３１を、それぞれ１０〜２００ｎｍ程度の厚さでウェハ全面に堆積する。
続いて、図９に示すように、リソグラフィと異方性エッチングによって、第一の絶縁膜３０と第二の絶縁膜３１と、第一ゲート電極１８となるポリシリコン膜を加工する。なお、図９でエッチングを開始するが、このとき、エッチングマスクは、メモリセル１（Ａ）、（Ｂ）及びＬＶ領域（Ｃ）においては、ゲート絶縁膜絶縁膜（ＯＮＯ膜１５）上の、メモリトランジスタの電極材料（１８）によって構成したマスク体を用いているといえる。また、ＨＶ領域（Ｄ）においては、厚いゲート酸化膜（１７）上の電極材料（１８）によって構成したマスク体を用いているといえる。
これに続いて、図１０に示すように、メモリセル領域および低電圧トランジスタ領域のブロック絶縁膜１４と、高電圧トランジスタ領域のゲート絶縁膜１７を、第一の絶縁膜３０、第二の絶縁膜３１をマスクとして、異方性エッチングにより加工する。このとき、メモリセル領域および低電圧トランジスタ領域において、シリコン窒化膜の電荷蓄積絶縁膜である電荷蓄積層１３が残るようにする。
更に、図１１に示すように、シリコン窒化膜に対して選択性をもつエッチング条件で、第一の絶縁膜３０と第二の絶縁膜３１をマスクとして、異方性エッチングを施すことによって、高電圧トランジスタ領域のシリコン基板を１０〜１００ｎｍ程度の深さまでエッチングして、素子分離溝の段差部３２を形成する。このときのエッチング条件は、基板２６のエッチングレートが、電荷蓄積層１３のエッチングレートの１０倍以上となるような条件を選択することが望ましい。このようなエッチング条件を採用することにより、フォトリソグラフィを用いることなく、高電圧トランジスタ領域に十分な深さの素子分離溝のための段差部３２を形成することができる。
続いて、図１２に示すように、異方性エッチングによって、第一の絶縁膜３０と第二の絶縁膜３１をマスクとして、メモリセル領域および低電圧トランジスタ領域の電荷蓄積層１３およびトンネル絶縁膜１２をエッチングする。このとき、基板２６に対して選択性の低いエッチング条件を用いることで、高電圧トランジスタ領域における基板２６もエッチングされる。その結果、メモリセル領域および低電圧トランジスタ領域においては、基板２６が露出し、一方、高電圧トランジスタ領域においては、素子分離溝の段差部３２が更に５〜５０ｎｍ程度大きくなる。
次に、図１３に示すように、第一の絶縁膜３０と第二の絶縁膜３１をマスクとする異方性エッチングにより、基板２６をエッチングして、メモリセル領域および低電圧トランジスタ領域に３０〜５００ｎｍの深さの素子分離溝６を形成する。このとき、高電圧トランジスタ領域においては、予め素子分離溝のための段差部３２が形成されていたため、素子分離溝６よりも１０〜１５０ｎｍ程度深さの大きな素子分離溝２３が形成される。
この後、図１４に示すように、素子分離溝６および素子分離溝２３を、シリコン酸化膜などの絶縁材３３で埋め込み、ＣＭＰ（ＣｈｅｍｉｃａＬ ＭｅｃｈａｎｉｃａＬ ＰｏＬｉｓｈｉｎｇ）等の方法で平坦化する。このとき、第二の絶縁膜３１はＣＭＰで除去され、第一の絶縁膜３０がＣＭＰのエッチングストッパとして機能する。
なお、このＣＭＰに先立ち、図５で示すように、メモリセル領域や低電圧トランジスタ領域において、ＯＮＯ膜１５の上に形成される第一ゲート電極１８の高さと、高電圧トランジスタ領域において、ゲート絶縁膜１７の上に形成される第一ゲート電極１８の高さを揃えておけば、素子分離溝６、２３の深さが、領域毎に異なる場合でも、エッチングストッパとなる第一の絶縁膜３０の高さが、メモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域の全ての領域で同一となるため、ＣＭＰでの加工が容易となり、歩留まりを向上させることが可能となる。
続いて、図１５に示すように、ウェットエッチング等の方法で、第一の絶縁膜３０を除去することにより、メモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域の全ての領域で、第一ゲート電極１８が露出する。
次に、図１６に示すように、フォトリソグラフィにより、メモリセル領域と高電圧トランジスタ領域をレジスト３４で覆い、低電圧トランジスタ領域を開口する。
その後、図１７に示すように、異方性エッチングまたは等方性エッチングを用いて、低電圧トランジスタ領域の第一ゲート電極１８とＯＮＯ膜１５を除去し、レジスト３４を剥離する。このとき、低電圧トランジスタ領域の素子分離溝６の埋め込み材である絶縁材３３の上部も同時にエッチングされるため、メモリセル領域や高電圧トランジスタ領域の素子分離溝６、２３に比較して、低電圧トランジスタ領域の素子分離溝６は、その上面の高さが低くなる。ここで、素子分離高さは、基板２６の高さと、素子分離埋め込み材である絶縁材３３の上面の高さで定義する。
続いて、図１８に示すように、厚さ０．５から１５ｎｍの範囲のシリコン酸化膜からなる低電圧トランジスタ領域用のゲート絶縁膜１６を形成し、その上に、ポリシリコン層からなる１０〜５００ｎｍの厚さのゲート電極材３５を堆積する。このとき、メモリセル領域と高電圧トランジスタ領域にも、ゲート絶縁膜１６とゲート電極材３５が形成される。
次に、図１９に示すように、フォトリソグラフィによって、低電圧トランジスタ領域をレジスト３６で覆い、異方性エッチングまたは等方性エッチングにより、図２０に示すように、メモリセル領域と高電圧トランジスタ領域に形成された、ゲート絶縁膜１６とゲート電極材３５を除去する。
ちなみに、メモリセル領域と高電圧トランジスタ領域では、第一ゲート電極１８が素子分離溝６、２３の絶縁材３３の上には配置されていないのに対して、低電圧トランジスタ領域では、素子分離溝６の絶縁材３３の上に、ゲート電極材３５が配置されている。これは、低電圧トランジスタ領域のみ、素子分離溝６に絶縁材３３を埋め込んだ後に、ゲート絶縁膜１６とゲート電極材３５を形成したためである。このようにして形成したゲート電極材３５が、低電圧トランジスタ領域における第一ゲート電極１８として機能することになる。
なお、低電圧トランジスタ領域のゲート電極材３５の膜厚は、メモリセル領域や高電圧トランジスタ領域の第一ゲート電極１８の膜厚と同じにしても良いし、第一ゲート電極１８の上面と、ゲート電極材３５の上面が同じになるようにしても良い。前者の場合は、第一ゲート電極１８やゲート電極材３５を加工する時のエッチング量が、メモリセル領域や高電圧トランジスタ領域と同じになるため、ゲート加工の時の加工マージンを向上させる効果があり、後者の場合は、基板２６の面から見たトランジスタのゲート電極の高さが、メモリセル領域や高電圧トランジスタ領域と同じになるため、層間絶縁膜を堆積したときの高さのばらつきが小さくなり、コンタクト配線の歩留まりを高くできる効果がある。
以降、ゲート電極材３５を、低電圧トランジスタ領域における第一ゲート電極１８と呼ぶことにする。
続いて、図２１に示すように、例えば、ＷＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＴｉＳｉ、ＣｏＳｉなどの金属の裏打層を１〜５００ｎｍの厚さで形成し、第二ゲート電極１９を構成する。更に、その上に、シリコン酸化膜またはシリコン窒化膜のマスク絶縁膜２０を１０〜３００ｎｍの厚さで形成する。
以上のような工程を経た結果、メモリセル領域と高電圧トランジスタ領域では、素子分離溝６、２３の絶縁材３３の上に、第二ゲート電極１９が直接接触するのに対して、低電圧トランジスタ領域では、素子分離溝６の絶縁材３３の上に、第一ゲート電極１８を介して第二ゲート電極１９が配置されることになる。
次に、図２２に示すように、フォトリソグラフィと異方性エッチングによって、第一ゲート電極１８、第二ゲート電極１９、マスク絶縁膜２０を加工して、各トランジスタのゲート構造を作る。
これに続いて、図２３に示すように、トランジスタの側壁絶縁膜３７とソース・ドレイン領域８を形成した後に、各トランジスタをバリア絶縁膜２１で覆い、その上に、層間絶縁膜２２を堆積する。続いて、層間絶縁膜２２を平坦化した後に、メモリセル領域では、ビット線コンタクト４、低電圧トランジスタ領域、高電圧トランジスタ領域ではコンタクト２５を形成し、それぞれのコンタクトに接続する形で、メモリセル領域では金属性のビット線ＢＬを、低電圧トランジスタ領域、高電圧トランジスタ領域では金属性の信号線２４をそれぞれ配線する。
以上のような工程の後に、パッシベーション膜を堆積する等して、最終的な不揮発性の半導体記憶装置を完成する。
なお、前述の図２０、図２１の工程においては、この中で、低電圧トランジスタ領域においてのみ、素子分離溝６を充填する絶縁材３３の上に、第一ゲート電極１８（３５）が配置されるが、その場合の効果について、説明する。
図２４は、各トランジスタ領域の、ゲートコンタクトプラグの状態を示す断面図であり、（ａ）、（ｂ）、（ｃ）はそれぞれメモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域を示すものである。
図２４において示すように、ゲートからはゲートコンタクトプラグ４３により配線が引き出され、層間絶縁膜２２の上に形成されたゲート配線４４と接続されている。なお、同図において、第一ゲート電極１８と第二ゲート電極１９の間を素子分離上面３９、第二ゲート電極１９とマスク絶縁膜２０の間をゲート電極上面３８、層間絶縁膜２２の上面を層間膜上面４０とする。また、メモリセル領域においては、層間膜上面４０とゲート電極上面３８の間の距離つまりゲートコンタクトエッチング深さをＬ１、層間膜上面４０と素子分離上面３９の間の距離をＬ４とする。一方、低電圧トランジスタ領域においては、層間膜上面４０とゲート電極上面３８の間の距離をＬ２、層間膜上面４０と素子分離上面３９の間の距離をＬ５とする。加えて、高電圧トランジスタ領域においては、層間膜上面４０とゲート電極上面３８の間の距離をＬ３、層間膜上面４０と素子分離上面３９の間の距離をＬ６とする。
ゲートコンタクトプラグ４３は、各トランジスタの素子分離領域において、ゲート電極である第二ゲート電極１９と接続されている。従って、それぞれの領域において、ゲートコンタクトプラグ４３を形成するためのコンタクトホール形成時のエッチング量は、層間膜上面４０と素子分離上面３９の間の距離Ｌ１、Ｌ２、Ｌ３を反映する。
なお、この段階で、低電圧トランジスタ領域の素子分離上面３９は、他の領域の素子分離上面３９よりも低い位置にあるため、素子分離上面３９から層間膜上面４０の間の距離Ｌ５は、他の領域の距離Ｌ４、Ｌ６に比較して長い。しかしながら、低電圧トランジスタ領域にのみ配置された第一ゲート電極１８の厚みが、素子分離上面３９の高さの差を相殺するため、各領域における実際のコンタクトエッチング量である、距離Ｌ１、Ｌ２、Ｌ３は、略々同じにすることができる。このため、ゲートコンタクトプラグ４３を形成するためのコンタクトホール形成時の加工マージンが広がり、製造時の歩留まり向上に効果的である。
以上述べたような工程を経て、図１に示す、本発明の実施形態１の半導体記憶装置を得ることができる。
その結果、メモリセル領域においては、素子分離溝６を埋め込む時のアスペクト比が大きくなるため、良好な埋め込み特性を得ることができるため、歩留まりを向上させることができる。
また、高電圧トランジスタ領域では、素子分離溝２３が深いために、素子分離耐圧を改善することが可能で、デバイスを高性能化することが可能である。
つまり、実施形態１によれば、メモリセル領域における素子分離溝６の埋め込み特性と、高電圧トランジスタ領域における素子分離耐圧とを、同時に向上させることができる。
加えて、トンネル絶縁膜１２、電荷蓄積層１３、ブロック絶縁膜１４の３層構造で、比較的薄いＯＮＯ膜１５をゲート絶縁膜として有するメモリセル領域と同じように、比較的薄いゲート絶縁膜１６を有する低電圧トランジスタ領域の素子分離溝６の深さが、比較的厚いゲート絶縁膜１７を有する高電圧トランジスタ領域の素子分離溝２３よりも浅く、メモリセル領域の素子分離溝６と実質的に同じであることから、低電圧トランジスタ領域においても素子分離溝６の良好な埋め込み特性を得ることができる。
一方、比較的薄いゲート絶縁膜１６を有する低電圧トランジスタ領域の素子分離溝６の高さは、比較的薄いＯＮＯ膜１５をゲート絶縁膜として用いるメモリセル領域の素子分離溝６や比較的厚いゲート絶縁膜１７を有する高電圧トランジスタ領域の素子分離溝２３の高よりも低い。このため、低電圧トランジスタ領域においては、素子領域と素子分離領域の段差が小さく、従って、図２（２０）に示すように、工程の中で、第一ゲート電極１８（３５）を堆積した時の、段差を小さくすることができる。このため、第一ゲート電極１８を異方性エッチングする時に、低電圧トランジスタ領域におけるエッチングレートの均一性を高く保つことができる。
一般に、低電圧トランジスタ領域では、ゲート絶縁膜１６が、高電圧トランジスタ領域に比較して薄いため、エッチングの均一性が悪いと、エッチングレートが大きな部分で、ゲート絶縁膜１６がエッチング除去され、このため基板２６までがエッチングされてしまうことが少なくない。このため、トランジスタの性能および製造時の歩留まり悪化を引き起こすことが多い。しかし、本実施形態１によれば、低電圧トランジスタ領域で、素子分離溝６の高さを低くすることで、第一ゲート電極１８のエッチング加工の均一性を向上させることが可能となるので、低電圧トランジスタ領域の高性能化および製造時の高歩留まりを実現することができる。
また、実施形態１の構造を実現するための、製造方法によれば、高電圧トランジスタ領域の基板２６を異方性エッチングして素子分離溝２３を形成するときに、メモリセル領域において、トンネル絶縁膜１２、電荷蓄積層１３、ブロック絶縁膜１４から成るＯＮＯ膜１５をエッチングストッパ膜として用いることで、メモリセル領域において基板２６がエッチングされることを防止し、次に、ＯＮＯ膜１５を除去した後に、メモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域のそれぞれの領域において基板２６をエッチングして、素子分離溝６、２３を形成するような工程としたため、フォトリソグラフィを用いることなく、メモリセル領域や低電圧トランジスタ領域の素子分離溝６を、高電圧トランジスタ領域の素子分離溝２３よりも浅く形成することが可能となり、低コストでの製造が可能となる。加えて、低電圧トランジスタ領域においても、メモリセル領域と同様に、浅い素子分離溝６を形成することが可能になるため、メモリセル領域と同様の良好な埋め込み特性を実現できる。
また、本実施形態１の製造方法においては、メモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域の各領域で、素子分離溝６、２３を、第一ゲート電極１８に対して、自己整合的に形成し、素子分離溝６、２３を絶縁材３３によって埋め込んだ後に、低電圧トランジスタ領域のＯＮＯ膜１５と第一ゲート電極１８のみを除去し、その後、ゲート絶縁膜１６とゲート電極材３５（後に、第一ゲート電極１８と称する）を形成している。このとき、メモリセル領域や高電圧トランジスタ領域のＯＮＯ膜１５、ゲート絶縁膜１７、第一ゲート電極１８は除去せずに残しておく。また、低電圧トランジスタ領域のチャンネル不純物は、素子分離溝６を形成した後に注入している。
このような製造方法を適用することにより、メモリセル領域および高電圧トランジスタ領域では、素子分離端での電界集中に起因する特性ばらつきを無くす事が可能となる。更に、素子を高信頼性かつ高密度に形成することが可能となる。同時に、低電圧トランジスタ領域のトランジスタでは、チャンネル不純物プロファイルを急峻にして、ショートチャンネル特性に起因するトランジスタの性能劣化を回避することができる。つまり、低電圧トランジスタは高電圧トランジスタに比較して、ゲート長が短いため、ショートチャンネル特性を改善する効果が大きい。
なお、上記の半導体記憶装置の製造方法においては、素子分離溝６の深さと、素子分離溝２３の深さの差は、１０ｎｍから１５０ｎｍの範囲に設定するのが望ましい。
また、素子分離溝６の深さと、素子分離溝２３の深さの差は、ＯＮＯ膜１５の膜厚以上となるように設定しても良い。
また、本実施形態１の半導体記憶装置の製造方法は、従来技術として例示した特開２００２−３１３９６７号公報に示された方法と異なり、メモリセル領域と高電圧トランジスタ領域の第一ゲート電極１８を、素子分離溝６、２３の形成前の段階の、ＯＮＯ膜１５やゲート絶縁膜１７の形成後に連続して堆積するため、ＯＮＯ膜１５やゲート絶縁膜１７が不純物によって汚染される懸念が無く、素子を高信頼化する上で有効である。
実施形態２
図２５は、本発明の実施形態２の半導体記憶装置の断面図であり、同図（Ａ）はメモリセル領域のゲート断面、同図（Ｂ）はメモリセル領域の素子分離断面、同図（Ｃ）は低電圧トランジスタ領域、同図（Ｄ）は高電圧トランジスタ領域の断面をそれぞれ示すものである。
図４の構成の、図１の構成で示した実施形態１との違いは、図２５（Ａ）に示した、メモリセル領域のゲート断面にある。
実施形態１においては、メモリセル領域のトランジスタについては、記憶用のトランジスタも、これらを選択制御するためのトランジスタも、同じＭＯＮＯＳ構造とする場合を例示したが、本実施形態２においては、メモリセル領域のトランジスタについて、情報を記憶するための記憶領域４１とセルを選択するための制御領域４２に分けて、記憶領域４１においては、実施形態１のメモリセル領域のトランジスタと同じＭＯＮＯＳ構造とし、制御領域４２においては、図２５（Ｃ）に示す、低電圧トランジスタ領域と同じＭＯＳ構造としている。
つまり制御領域４２においては、トランジスタは記憶機能を必要とせず、低電圧トランジスタ領域のトランジスタと同じくスイッチング機能だけを必要とするため、この部分だけ、低電圧トランジスタ領域と同じ構造にすることができる。
なお、制御領域４２のトランジスタの形成に当たっては、実施形態１で低電圧トランジスタ領域を構成した場合と全く同じ工程が適用される。このため、メモリセル領域においても、制御領域４２に限っては、トランジスタにはＯＮＯ膜１５に代わってゲート絶縁膜１６が適用され、第一ゲート電極１８の形成過程も低電圧トランジスタ領域の場合と同じとなる。従って、素子分離溝６の深さおよび高さは、低電圧トランジスタ領域におけるものと同じになるため、低電圧トランジスタ領域において得られた効果が、メモリセル領域の制御領域４２に配置される選択トランジスタにも波及する。
実施形態３
図２６は、本発明の、実施形態３の半導体記憶装置の断面図である。図２６の構成の、図１の構成と異なる点は、低電圧トランジスタ領域における素子分離溝６の深さが、メモリセル領域における素子分離溝６の深さよりも、深く、高電圧トランジスタ領域における素子分離溝２３と略同じ深さであることである。
つまり、実施形態３の半導体記憶装置によれば、高電圧トランジスタ領域および低電圧トランジスタ領域において、素子分離耐圧を高く保つためには、深く形成されることが望ましいとされる、素子分離溝６、２３が、メモリセル領域に比較して深く形成されている。つまり、耐圧を高めるのに適した構成となっている。
加えて、実施形態３の半導体記憶装置によれば、メモリ領域では、製造歩留まりを向上させるためには、浅く形成されることが望ましいとされる、素子分離溝６が、低電圧トランジスタ領域や高電圧トランジスタ領域に比較して、浅く形成されている。つまり、メモリセルの高精細化、大容量化の際に、製造を容易にし、歩留まりを向上させるのに適した構成となっている。
つまり、本発明の実施形態３の半導体記憶装置によれば、歩留まり向上のためには浅い方が望ましいとされるメモリセル領域におけるトレンチ溝が、浅く形成され、素子分離耐圧を高めるためには深い方が望ましいとされる周辺回路部の低電圧トランジスタ領域や高電圧トランジスタ領域におけるトレンチ溝は、深く形成されているので、製造が容易で、歩留まりが高く、また素子分離耐圧が高く性能の優れた半導体記憶装置を実現することができる。
続いて、本発明の実施形態３に係る、半導体記憶装置の製造方法について、図２７−図３８の断面図に基づいて、順を追って説明する。
ちなみに、図２７−図３８の、それぞれ（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、図２６の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示した領域に対応する。
なお、図２７−図３８では、説明を簡単にするために、実施形態１を説明した際に用いた図１に図示されている、Ｐ型基板９の上の、Ｎ型ウェル１０やＰ型ウェル１１、素子分離溝２３の底部のＰ型領域２７は図示せず、これらをまとめて基板２６として示す。
先ず、図２７に示すように、予め不純物としてボロンを１０１４〜１０１９（ｃｍ−３）の濃度で含むＰ型のシリコン基板上に、図示はしないが、１〜１００ｎｍの犠牲酸化膜を形成した後、レジストを塗布し、リソグラフィを行い、例えば、リン、砒素、アンチモンなどのイオンを、例えば３０〜１５００ＫｅＶの加速エネルギー、１×１０１１〜１×１０１５（ｃｍ−２）のドーズ量で注入して、メモリセル領域にＮ型ウェルを形成する。
また、メモリセル領域および低電圧トランジスタ領域には、例えば、ボロンを１００〜１０００ＫｅＶの加速エネルギー、１×１０１１〜１×１０１５（ｃｍ−２）のドーズ量で注入してＰ型ウェルを形成する。
更に、レジストを塗布した後、リソグラフィを行い、メモリセル領域および高電圧トランジスタ領域に、ボロンやインジウム等の不純物を、１×１０１１〜１×１０１４（ｃｍ−２）のドーズ量で、チャンネルイオンとして注入する。
続いて、犠牲酸化膜を剥離した後に、メモリセル領域の基板２６の上に、ＭＯＮＯＳのメモリセルのトンネル絶縁膜１２となるシリコン酸化膜またはオキシナイトライド膜を０．５〜１０ｎｍの厚さで形成する。
その上から、電荷蓄積層１３となる、３〜５０ｎｍの厚さのシリコン窒化膜を形成する。
更に、その上に、ブロック絶縁膜１４となる、３〜３０ｎｍの厚さのシリコン酸化膜またはオキシナイトライド膜を形成する。
以上のような工程を経て、ゲート酸化膜となる、トンネル絶縁膜１２、電荷蓄積層１３、ブロック絶縁膜１４から成る、ＯＮＯ膜１５を形成する。
一方、低電圧トランジスタ領域においては、厚さ０．５ｎｍの範囲のシリコン酸化膜またはオキシナイトライド膜を堆積して、ゲート絶縁膜１６を形成し、高電圧トランジスタ領域においては、酸化膜またはオキシナイトライド膜を１０〜５０ｎｍの厚さで堆積して、ゲート絶縁膜１７を形成する。
また、それぞれの絶縁膜であるＯＮＯ膜１５、ゲート絶縁膜１６、１７の上には、ゲート電極材となるアモルファスシリコンまたはポリシリコンを１０〜５００ｎｍの厚さで全面に堆積する。
ちなみに、第一ゲート電極１８となるシリコン膜は、後の工程で不純物を注入して異なる導電型のゲート電極を作り分けることを考えると、この段階では不純物を添加しない膜であることが望ましいが、例えば、不純物として、リンを１×１０１９〜１×１０２１（ｃｍ−３）の範囲で添加されたポリシリコンであっても良い。また、第一ゲート電極１８の膜厚は、全ての領域で同じ膜厚となるようにしても良いが、ＯＮＯ膜１５に第一ゲート電極１８の膜厚加えたメモリセル領域の合計膜厚と、ゲート絶縁膜１６に第一ゲート電極１８の膜厚を加えた低電圧トランジスタ領域の合計膜厚と、ゲート絶縁膜１７に第一ゲート電極１８の膜厚を加えた高電圧トランジスタ領域の合計膜厚の少なくともふたつが同じとなるようにしても良い。
続いて、図２８に示すように、全面にシリコン窒化膜などの第一の絶縁膜３０とシリコン酸化膜などの第二の絶縁膜３１をそれぞれ１０〜２００ｎｍ程度の厚さでウェハ全面に堆積する。
続いて、図２９に示すように、リソグラフィと異方性エッチングによって、第一の絶縁膜３０と第二の絶縁膜３１と、第一ゲート電極１８となるポリシリコン膜を加工する。
これに続いて、図３０に示すように、メモリセル領域のブロック絶縁膜１４と、低電圧トランジスタ領域のゲート絶縁膜１６、高電圧トランジスタ領域のゲート絶縁膜１７を、第一の絶縁膜３０、第二の絶縁膜３１を異方性エッチングにより加工する。このとき、メモリセル領域において、シリコン窒化膜の電荷蓄積絶縁膜である電荷蓄積層１３が残るようにする。
更に、図３１に示すように、シリコン窒化膜に対して選択性をもつエッチング条件で、第一の絶縁膜３０と第二の絶縁膜３１をマスクとして、異方性エッチングを施すことによって、高電圧トランジスタ領域のシリコン基板を１０〜１００ｎｍ程度の深さまでエッチングして、素子分離溝の段差部３２を形成する。このときのエッチング条件は、基板２６のエッチングレートが、電荷蓄積層１３のエッチングレートの１０倍以上となるような条件を選択することが望ましい。このようなエッチング条件を採用することにより、フォトリソグラフィを用いることなく、低電圧トランジスタ領域および高電圧トランジスタ領域に十分な深さの素子分離溝のための段差部３２を形成することができる。
続いて、図３２に示すように、異方性エッチングによって、第一の絶縁膜３０と第二の絶縁膜３１をマスクとして、メモリセル領域の電荷蓄積層１３およびトンネル絶縁膜１２をエッチングする。このとき、基板２６に対して選択性の低いエッチング条件を用いることで、低電圧トランジスタ領域と高電圧トランジスタ領域における基板２６もエッチングされる。その結果、メモリセル領域および低電圧トランジスタ領域においては、基板２６が露出し、一方、低電圧トランジスタ領域や高電圧トランジスタ領域においては、素子分離溝の段差部３２が更に５〜５０ｎｍ程度大きくなる。
次に、図３３に示すように、第一の絶縁膜３０と第二の絶縁膜３１をマスクとする異方性エッチングにより、基板２６をエッチングして、メモリセル領域に３０〜５００ｎｍの深さの素子分離溝６を形成する。このとき、低電圧トランジスタ領域や高電圧トランジスタ領域においては、予め素子分離溝のための段差部３２が形成されていたため、メモリセル領域の素子分離溝６よりも１０〜１５０ｎｍ程度深さの大きな素子分離溝６、２３が形成される。
この後、図３４に示すように、素子分離溝６および素子分離溝２３を、シリコン酸化膜などの絶縁材３３で埋め込み、ＣＭＰ等の方法で平坦化する。このとき、第二の絶縁膜３１はＣＭＰで除去され、第一の絶縁膜３０がＣＭＰのエッチングストッパとして機能する。
なお、このＣＭＰに先立ち、図２７で示すように、メモリセル領域において、ＯＮＯ膜１５の上に形成される第一ゲート電極１８の高さと、低電圧トランジスタ領域や高電圧トランジスタ領域において、ゲート絶縁膜１７の上に形成される第一ゲート電極１８の高さを揃えておけば、素子分離溝６、２３の深さが、領域毎に異なる場合でも、エッチングストッパとなる第一の絶縁膜３０の高さが、メモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域の全ての領域で同一となるため、ＣＭＰでの加工が容易となり、歩留まりを向上させることが可能となる。
続いて、図３５に示すように、ウェットエッチング等の方法で、第一の絶縁膜３０を除去することにより、メモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域の全ての領域で、第一ゲート電極１８が露出する。
次に、図３６に示すように、例えば、ＷＳｉ、ＮｉＳｉ、ＭｏＳｉ、ＴｉＳｉ、ＣｏＳｉなどの金属の裏打層を１〜５００ｎｍの厚さで形成し、第二ゲート電極１９を構成する。更に、その上に、シリコン酸化膜またはシリコン窒化膜のマスク絶縁膜２０を１０〜３００ｎｍの厚さで形成する。
次に、図３７に示すように、フォトリソグラフィと異方性エッチングによって、第一ゲート電極１８、第二ゲート電極１９、マスク絶縁膜２０を加工して、各トランジスタのゲート構造を作る。
これに続いて、図３８に示すように、トランジスタの側壁絶縁膜３７とソース・ドレイン領域８を形成した後に、各トランジスタをバリア絶縁膜２１で覆い、その上に、層間絶縁膜２２を堆積する。続いて、層間絶縁膜２２を平坦化した後に、メモリセル領域では、ビット線コンタクト４、低電圧トランジスタ領域、高電圧トランジスタ領域ではコンタクト２５を形成し、それぞれのコンタクトに接続する形で、メモリセル領域では金属性のビット線ＢＬを、低電圧トランジスタ領域、高電圧トランジスタ領域では金属性の信号線２４をそれぞれ配線する。
以上のような工程の後に、パッシベーション膜を堆積する等して、図５に示す、本発明の実施形態３の半導体記憶装置を完成する。
その結果、メモリセル領域においては、素子分離溝６を埋め込む時のアスペクト比が大きくなるため、良好な埋め込み特性を得ることができるため、歩留まりを向上させることができる。
また、低電圧トランジスタ領域や高電圧トランジスタ領域では、素子分離溝２３が深いために、素子分離耐圧を改善することが可能で、デバイスを高性能化することが可能である。
つまり、実施形態３によれば、メモリセル領域における素子分離溝６の埋め込み特性と、低電圧トランジスタ領域や高電圧トランジスタ領域における素子分離耐圧とを、同時に向上させることができる。つまり、メモリセル領域における素子分離溝６の埋め込み性を、低電圧トランジスタ領域や高電圧トランジスタ領域のトランジスタ耐圧を損ねることに向上することができる。
また、比較的薄いＯＮＯ膜１５をゲート絶縁膜とするメモリセル領域の素子分離溝６の溝深さが、比較的薄いゲート絶縁膜１６を有する低電圧トランジスタ領域の素子分離溝６や、比較的厚いゲート絶縁膜１７を有する高電圧トランジスタ領域の素子分離溝２３よりも浅いにも関わらず、それぞれの素子分離溝６、２３の絶縁材３３の埋め込み高さが、各領域で実質的に同じであるため、ウェハ全面において、素子分離高さを実質的に揃えることが可能となり、ゲート電極加工等の後工程での加工ばらつきを低減し、歩留まりを向上させることができる。
また、実施形態３の構造を実現するための、製造方法によれば、低電圧トランジスタ領域や高電圧トランジスタ領域の基板２６を異方性エッチングして素子分離溝６、２３を形成するときに、メモリセル領域において、トンネル絶縁膜１２、電荷蓄積層１３、ブロック絶縁膜１４から成るＯＮＯ膜１５をエッチングストッパ膜として用いることで、メモリセル領域において基板２６がエッチングされることを防止し、次に、ＯＮＯ膜１５を除去した後に、メモリセル領域、低電圧トランジスタ領域、高電圧トランジスタ領域のそれぞれの領域において基板２６をエッチングして、素子分離溝６、２３を形成するような工程としたため、フォトリソグラフィを用いることなく、メモリセル領域の素子分離溝６を、低電圧トランジスタ領域や高電圧トランジスタ領域の素子分離溝６、２３よりも浅く形成することが可能となり、低コストでの製造ができる。また、低電圧トランジスタ領域においても、高電圧トランジスタ領域と同様に、深い素子分離溝６を形成することが可能となり、高電圧トランジスタ領域と同様の良好な耐圧特性と素子分離性能を実現することができる。
なお、上記の半導体記憶装置の製造方法においては、素子分離溝６の深さと、素子分離溝２３の深さの差は、１０ｎｍから１５０ｎｍの範囲に設定するのが望ましい。
また、素子分離溝６の深さと、素子分離溝２３の深さの差は、ＯＮＯ膜１５の膜厚以上となるように設定しても良い。
実施形態４
図３９は、本発明の実施形態４の半導体記憶装置の断面図であり、同図（ａ）は断面構造、（ｂ）は製造工程の一部を示す断面図である。なお、各図において、（Ａ）はメモリセル領域のゲート断面（ＡＡ’断面相当）、同図（Ｂ）はメモリセル領域の素子分離断面（ＢＢ’断面相当）、同図（Ｃ）は低電圧トランジスタ領域（ＬＶ領域）、同図（Ｄ）は高電圧トランジスタ領域（ＨＶ領域）の断面をそれぞれ示すものである。
図３９の構成の、図２６の構成で示した実施形態３との違いは、図３９の（Ａ）に示した、メモリセル領域のゲート断面にある。
実施形態３においては、メモリセル領域のトランジスタについては、記憶用のトランジスタも、これらを選択制御するためのトランジスタも、同じＭＯＮＯＳ構造とする場合を例示したが、本実施形態４においては、メモリセル領域のトランジスタについて、情報を記憶するための記憶領域４１とセルを選択するための制御領域４２に分けて、記憶領域４１においては、実施形態１のメモリセル領域のトランジスタと同じＭＯＮＯＳ構造とし、制御領域４２においては、図３９（ａ）の（Ｃ）に示す、低電圧トランジスタ領域と同じＭＯＳ構造としている。
つまり制御領域４２においては、トランジスタは記憶機能を必要とせず、低電圧トランジスタ領域のトランジスタと同じくスイッチング機能だけを必要とするため、この部分だけ、低電圧トランジスタ領域と同じ構造にすることができる。
なお、制御領域４２のトランジスタの形成に当たっては、図４０の（Ａ）に示すように、メモリセル領域においては、制御領域４２に限り、トランジスタにはＯＮＯ膜１５に代わって、低電圧トランジスタ領域と同じ、ゲート絶縁膜１６を適用し、工程的にも、低電圧トランジスタ領域と同じ工程を適用する。その結果、素子分離溝６の深さおよび高さは、低電圧トランジスタ領域におけるものと同じになるため、低電圧トランジスタ領域において得られる効果が、メモリセル領域の制御領域４２に配置される選択トランジスタについても波及する。
なお、上記各実施形態は、図４５に回路例を示したＮＡＮＤ型ＥＥＰＲＯＭを例にとって説明したが、実施の形態は、これに限定されるものではなく、図４２に示すような、ＡＮＤ型ＥＥＰＲＯＭ、図４３に示すような、ＮＯＲ型ＥＥＰＲＯＭ、図４４に示すようなＶｉｒｔｕａｌ Ｇｒｏｕｎｄ Ａｒｒａｙ型のＥＥＰＲＯＭにも適用可能なことはもちろんである。
以上、説明したように本発明では、深さの異なる素子分離溝を、ゲート絶縁膜であるＯＮＯとＳｉＯ２の境界に対して、自己整合的に形成することに特徴がある。
これについて説明する。
図５１および図５２は、メモリセル領域と高耐圧Ｔｒ領域の境界部を図示したものである。簡単のため、素子領域（半導体基板）と素子分離溝のみを図示している。
素子領域は、たとえば、トランジスタのチャネルまたはガードリングなどである。
図５１は、メモリセル領域と周辺回路領域の素子分離溝の深さをリソグラフィを用いて作り分けた場合の平面図および断面図である。この場合、メモリセル領域と高電圧Ｔｒ領域のゲート絶縁膜を作り分けるためのリソグラフィと、素子分離溝の深さを作り分けるためのリソグラフィは別々に行う。したがって、ゲート絶縁膜境界と素子分離深さ境界との間に合わせズレが生じる。その結果、図５１の断面図に示すように、境界部の素子分離溝に２箇所の段差が形成される。
このように、素子分離溝の深さをリソグラフィによって作り分けた場合、工程数が増加することに加えて、境界部の素子分離溝の面積が大きくなってしまう問題がある。
図５２は本発明の実施例1〜４で説明したように、素子分離溝の深さを、ゲート絶縁膜の作りわけ境界に対して自己整合的に形成した場合である。この場合、素子分離溝深さ作りわけの境界とゲート絶縁膜作りわけの境界は一致するため、境界部の素子分離溝には段差は一箇所しか形成されない。
したがって、素子分離溝の深さを、ゲート絶縁膜の作りわけ境界に対して自己整合的に形成した場合には、素子分離深さの作りわけのためのリソグラフィ工程を省略できることに加えて、境界部の素子分離溝の面積を削減する効果がある。
また、上記各実施形態では、同一の半導体基板上に、電荷蓄積絶縁膜を有するメモリセルと、その周辺回路を構成するトランジスタを配置した、不揮発性半導体記憶装置を例にとって説明したが、例えば、シリコン窒化膜をゲート絶縁膜とするトランジスタと、シリコン酸化膜をゲート絶縁膜とするトランジスタが、同一の半導体基板上に形成され、シリコン窒化膜のトランジスタの素子分離溝を、シリコン酸化膜のトランジスタの素子分離溝よりも浅く形成したい場合にも有効に適用し得るものである。
また、上記各実施形態では、メモリセルのゲート絶縁膜としてシリコン窒化膜を用いた場合を示したが、実施の形態はこれに限らない。周辺回路Ｔｒのゲート絶縁膜であるシリコン酸化膜に対してエッチング選択比を有する膜であれば、上記実施形態で述べたものと同様の効果を得ることが出来る。たとえば、電荷蓄積層として、ＨｆＯ２やＡｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２等を用いても良い。
本発明の、実施形態１の半導体記憶装置の断面図である。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造方法を説明するための工程断面図の１つである。 本発明の、実施形態１の半導体記憶装置の製造工程における特性を説明するための断面図である。 本発明の、実施形態２の半導体記憶装置の断面図である。 本発明の、実施形態３の半導体記憶装置の断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態３の半導体記憶装置の製造方法を説明するための断面図である。 本発明の、実施形態４の半導体記憶装置の構造と製造方法を説明するための工程断面図の１つである。 本発明の、実施形態４の半導体記憶装置の構造と製造方法を説明するための工程断面図の１つである。 従来のＮＯＭＯＳ型の半導体記憶装置の一例を示す平面図である。 図４１に示したメモリセル部の、第一の構成例であるＡＮＤ型の構成を示す等価回路図である。 図４１に示したメモリセル部の、第二の構成例であるＮＯＲ型の構成を示す等価回路図である。 図４１に示したメモリセル部の、第三の構成例であるＶｉｒｔｕａｌ Ｇｒｏｕｎｄ Ａｒｒａｙ型の構成を示す等価回路図である。 図４１に示したメモリセル部の、第四の構成例であるＮＡＮＤ型の構成を示す部分等価回路図である。 図４５に示すような構成のメモリセル１を有する半導体記憶装置の部分平面図である。 従来の半導体記憶装置の断面図である。 従来の半導体記憶装置の製造工程を説明するための工程断面図の１つである。 従来の半導体記憶装置の製造工程を説明するための工程断面図の１つである。 従来の半導体記憶装置の製造工程を説明するための工程断面図の１つである。 工程の１つとしてリソグラフィ工程を用いて形成したメモリ領域と高耐圧Ｔｒ領域の境界部の要部における平面図と断面図とを互いに関連づけして示した図である。 工程の１つとして自己整合的な工程を用いて形成したメモリ領域と高耐圧Ｔｒ領域の境界部の要部における平面図と断面図とを互いに関連づけして示した図である。
符号の説明
１ メモリセル
２ 周辺回路部
３ ソース線コンタクト
４ ビット線コンタクト
５ ＮＡＮＤセルブロック
６、２３ 素子分離溝
７ 素子分離領域
８ ソース・ドレイン領域
９ Ｐ型基板
１０ Ｎ型ウェル
１１ Ｐ型ウェル
１２ トンネル絶縁膜
１３ 電荷蓄積層
１４ ブロック絶縁膜
１５ ＯＮＯ膜
１６、１７ ゲート絶縁膜
１８ 第一ゲート電極
１９ 第二ゲート電極
２０ マスク絶縁膜
２１ バリア絶縁膜
２２ 層間絶縁膜
２４ 信号線
２５ コンタクト
２６ 基板
２７ Ｐ型領域
２８、２９、３４、３６ レジスト
３０ 第一の絶縁膜
３１ 第二の絶縁膜
３２ 段差部
３３ 絶縁材
３５ ゲート電極材
３７ 側壁絶縁膜
３８ ゲート電極上面
３９ 素子分離上面
４０ 層間膜上面
４１ 記憶領域
４２ 制御領域
４３ ゲートコンタクトプラグ
４４ ゲート配線

Claims (11)

  1. 半導体基板上に形成された、
    ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
    ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
    前記第１のゲート絶縁膜の上に形成された第１の導電体膜と、
    前記第２のゲート絶縁膜の上に形成された第１の導電体膜と、
    を備え、
    前記第１の領域と前記第２の領域の境界は素子分離トレンチが形成され、前記素子分離トレンチは、前記第１の領域に形成された第１の導電体膜の側面と接して形成され、また、前記素子分離トレンチは、前記第２の領域に形成された第１の導電体膜の側面と接して形成され、前記第１の領域に接した素子分離トレンチの、前記半導体基板表面からの深さは、前記第２の領域に接した素子分離トレンチの、前記半導体基板表面からの深さより浅く設定した
    ことを特徴とする半導体装置。
  2. 前記第１の領域に形成された前記素子分離トレンチの、前記半導体基板表面からの深さと、
    前記第２の領域に形成された前記素子分離トレンチの、前記半導体基板表面からの深さとの差を、
    10nm以上150nm以下の範囲に設定した
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の領域に形成された前記素子分離トレンチの、前記半導体基板表面からの深さと、
    前記第２の領域に形成された前記素子分離トレンチの、前記半導体基板表面からの深さの差を、
    前記電荷蓄積絶縁膜の膜厚よりも大きいものに設定した
    ことを特徴とする請求項１に記載の半導体装置。
  4. 半導体基板上に形成された、
    ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
    ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
    ゲート絶縁膜として、前記電荷蓄積絶縁膜とは別で且つ前記第２のゲート絶縁膜よりも薄い膜厚の第３のゲート絶縁膜を用いた、複数のトランジスタが形成された第３の領域と 前記第１のゲート絶縁膜の上に形成された第１の導電体膜と、
    前記第２のゲート絶縁膜の上に形成された第１の導電体膜と、
    を備え、
    前記第１の領域と前記第２の領域の境界は第１の素子分離トレンチが形成され、前記第１の素子分離トレンチは、前記第１の領域に形成された第１の導電体膜の側面と接して形成され、また、前記第１の素子分離トレンチは、前記第２の領域に形成された第１の導電体膜の側面と接して形成され、前記第１の領域に接した第１の素子分離トレンチの、前記半導体基板表面からの深さは、前記第２の領域に接した第１の素子分離トレンチの、前記半導体基板表面からの深さより浅く、
    前記第１の領域に形成された第１の素子分離トレンチの、半導体基板表面からの深さを、前記第３の領域に形成された第２の素子分離トレンチの、前記半導体基板表面からの深さと実質的に等しく設定した
    ことを特徴とする半導体装置。
  5. 半導体基板上に形成された、
    ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
    ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
    ゲート絶縁膜として、前記電荷蓄積絶縁膜とは別で且つ前記第２のゲート絶縁膜よりも薄い膜厚の第３のゲート絶縁膜を用いた、複数のトランジスタが形成された第３の領域と
    を備え、
    前記第１の領域と前記第２の領域の境界は第１の素子分離トレンチが形成され、
    前記第１の領域に形成された前記第１の素子分離トレンチの、前記半導体基板表面からの深さを、
    前記第２の領域に形成された前記第１の素子分離トレンチの、前記半導体基板表面からの深さよりも浅く、
    前記第３の領域に形成された第２の素子分離トレンチの、前記半導体基板表面からの深さと実質的に等しく設定し、
    前記メモリセルトランジスタと、前記第２の領域におけるトランジスタと、前記第３の領域におけるトランジスタのそれぞれにおけるゲート電極を、
    それぞれのゲート絶縁膜上に配置された下側の第１ゲート電極と、第１ゲート電極上に電気的に接続されて配置され上側の第２ゲート電極の２層のものとして構成し、
    前記第２ゲート電極は、
    前記第１の領域と前記第２の領域においては、前記第１の素子分離トレンチ上面に接して配置され、
    前記第３の領域においては、前記第２の素子分離トレンチの上面に、前記第１ゲート電極を介して配置されている
    ことを特徴とする半導体装置。
  6. 前記第１の領域に形成された前記第１の素子分離トレンチの、前記半導体基板表面からの深さと、
    前記第２の領域に形成された前記第１の素子分離トレンチの、前記半導体基板表面からの深さとの差を、
    10nm以上150nm以下の範囲に設定した
    ことを特徴とする請求項４または請求項５に記載の半導体装置。
  7. 前記第１の領域に形成された前記第１の素子分離トレンチの、前記半導体基板表面からの深さと、
    前記第２の領域に形成された前記第１の素子分離トレンチの、前記半導体基板表面からの深さの差を、
    前記電荷蓄積絶縁膜の膜厚よりも大きいものに設定した
    ことを特徴とする請求項４または請求項５に記載の半導体装置。
  8. 半導体基板上に形成された、
    ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
    ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
    を備えた半導体装置の製造方法であって、
    前記第２の領域の前記半導体基板をエッチングして第２の素子分離トレンチを形成する際には、前記第１の領域では、前記電荷蓄積絶縁膜をエッチングストッパとして機能させることによって前記半導体基板がエッチングされないようにした、ある工程を有し、
    前記ある工程の後に、
    前記第１の領域の、前記電荷蓄積絶縁膜を含む前記第１のゲート絶縁膜と前記半導体基板をエッチングして、第１の素子分離トレンチを形成するとともに、
    このとき同時に前記第２の領域の前記半導体基板をもエッチングして、前記第２の素子分離トレンチをさらに深くエッチングし、
    前記第１の領域に形成された前記第１の素子分離トレンチの、前記半導体基板の表面からの深さを前記第２の領域に形成された前記第２の素子分離トレンチの、前記半導体基板の表面からの深さより浅くなるようにした
    ことを特徴とする半導体装置の製造方法。
  9. 半導体基板上に形成された、
    ゲート絶縁膜として、少なくとも電荷蓄積絶縁膜を含む積層構造の第１のゲート絶縁膜を用いた、複数のメモリセルトランジスタが形成された第１の領域と、
    ゲート絶縁膜として、前記電荷蓄積絶縁膜とは異なる第２のゲート絶縁膜を用いた、複数のトランジスタが形成された第２の領域と、
    ゲート絶縁膜として、前記電荷蓄積絶縁膜とは別で且つ前記第２のゲート絶縁膜よりも薄い膜厚の第３のゲート絶縁膜を用いた、複数のトランジスタが形成された第３の領域と
    を備え、
    前記第１の領域及び前記第３の領域に形成された素子分離トレンチの、前記半導体基板の表面からの深さを前記第２の領域に形成された素子分離トレンチの、前記半導体基板の表面からの深さより浅く設定した
    半導体装置の製造方法であって、
    前記第１及び第３の領域においては、前記半導体基板上に、少なくとも前記第１のゲート絶縁膜とその上に形成されたゲート電極を配置し、
    前記第２の領域においては、前記半導体基板上に、少なくとも前記第２のゲート絶縁膜とその上に形成されたゲート電極を配置し、
    この状態において、前記第２の領域の前記半導体基板をエッチングして第２の素子分離トレンチを形成する際には、前記第１及び第３の領域においては前記電荷蓄積絶縁膜をエッチングストッパとして機能させることによって前記半導体基板がエッチングされないようにし、前記第１及び第３の領域の前記電荷蓄積絶縁膜を含む前記第１のゲート絶縁膜と前記半導体基板をエッチングして、それぞれ第１及び第３の素子分離トレンチを形成するとともに、このとき同時に前記第２の領域の前記半導体基板をもエッチングして、前記第２の素子分離トレンチをさらに深くエッチングして、前記第１及び第３の領域に形成された前記第１及び第３の素子分離トレンチの、前記半導体基板の表面からの深さを前記第２の領域に形成された前記第２の素子分離トレンチの、前記半導体基板の表面からの深さより浅くなるようにする
    ことを特徴とする半導体装置の製造方法。
  10. 前記素子分離トレンチを、絶縁体によって埋め込んだ後、
    前記第３の領域に形成された前記第１のゲート絶縁膜および前記ゲート電極を除去する
    ことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第１のゲート絶縁膜および前記ゲート電極を除去した後、
    少なくとも前記第３の領域の前記半導体基板上に、前記第３のゲート絶縁膜を形成する
    ことを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2003344689A 2003-10-02 2003-10-02 半導体記憶装置とその製造方法 Expired - Fee Related JP4276510B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003344689A JP4276510B2 (ja) 2003-10-02 2003-10-02 半導体記憶装置とその製造方法
TW093129638A TWI278101B (en) 2003-10-02 2004-09-30 Semiconductor memory device and method of manufacturing the same
US10/954,238 US20050093047A1 (en) 2003-10-02 2004-10-01 Semiconductor memory device and method of manufacturing the same
KR1020040078463A KR100677801B1 (ko) 2003-10-02 2004-10-01 반도체 기억 장치와 그 제조 방법
US12/498,149 US7919389B2 (en) 2003-10-02 2009-07-06 Semiconductor memory device that is resistant to high voltages and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003344689A JP4276510B2 (ja) 2003-10-02 2003-10-02 半導体記憶装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2005116551A JP2005116551A (ja) 2005-04-28
JP4276510B2 true JP4276510B2 (ja) 2009-06-10

Family

ID=34538241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344689A Expired - Fee Related JP4276510B2 (ja) 2003-10-02 2003-10-02 半導体記憶装置とその製造方法

Country Status (4)

Country Link
US (2) US20050093047A1 (ja)
JP (1) JP4276510B2 (ja)
KR (1) KR100677801B1 (ja)
TW (1) TWI278101B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116974A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp 半導体装置の製造方法
KR100578131B1 (ko) 2003-10-28 2006-05-10 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
JP4566086B2 (ja) * 2005-03-31 2010-10-20 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100684899B1 (ko) * 2005-05-18 2007-02-20 삼성전자주식회사 비휘발성 기억 장치
JP4309872B2 (ja) * 2005-06-17 2009-08-05 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP4316540B2 (ja) * 2005-06-24 2009-08-19 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US7427548B2 (en) * 2005-06-29 2008-09-23 Infineon Technologies Ag Method for producing charge-trapping memory cell arrays
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法
JP4791799B2 (ja) * 2005-11-07 2011-10-12 株式会社東芝 半導体記憶装置及びその製造方法
KR100771517B1 (ko) 2006-02-17 2007-10-30 삼성전자주식회사 칩 사이즈를 줄일 수 있는 플래시 메모리 장치
US7884440B2 (en) * 2006-04-26 2011-02-08 Magnachip Semiconductor, Ltd. Semiconductor integrated circuit
JP2008016636A (ja) * 2006-07-06 2008-01-24 Nec Electronics Corp 半導体装置およびその製造方法
KR100822806B1 (ko) * 2006-10-20 2008-04-18 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
JP2008109042A (ja) * 2006-10-27 2008-05-08 Toshiba Corp 半導体記憶装置及びその製造方法
US20080150011A1 (en) * 2006-12-21 2008-06-26 Spansion Llc Integrated circuit system with memory system
CN102664168A (zh) * 2007-03-22 2012-09-12 海力士半导体有限公司 非易失性存储装置及其制造方法
US7955960B2 (en) * 2007-03-22 2011-06-07 Hynix Semiconductor Inc. Nonvolatile memory device and method of fabricating the same
US8530952B2 (en) * 2007-08-23 2013-09-10 Micron Technology, Inc. Systems, methods and devices for a memory having a buried select line
JP2009054956A (ja) 2007-08-29 2009-03-12 Toshiba Corp 半導体メモリ
JP2009071168A (ja) * 2007-09-14 2009-04-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
DE102007045058B4 (de) * 2007-09-20 2015-07-02 Qimonda Ag Verfahren zum Herstellen einer integrierten Schaltung einschließlich verschiedener Typen von Gate-Stacks in ersten und zweiten Bereichen
US8072072B2 (en) * 2007-09-20 2011-12-06 Qimonda Ag Integrated circuit including different types of gate stacks, corresponding intermediate integrated circuit structure and corresponding integrated circuit
JP2009206492A (ja) * 2008-01-31 2009-09-10 Toshiba Corp 半導体装置
JP2009206355A (ja) 2008-02-28 2009-09-10 Toshiba Corp 不揮発性半導体メモリ及び不揮発性半導体メモリの製造方法
CN101587863B (zh) * 2008-05-23 2011-03-23 中芯国际集成电路制造(上海)有限公司 用于基于sonos的快闪存储的多晶硅栅极蚀刻方法和器件
JP2010027656A (ja) * 2008-07-15 2010-02-04 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2010056391A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 半導体装置およびその製造方法
KR20100085651A (ko) * 2009-01-21 2010-07-29 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조방법
JP2011044503A (ja) 2009-08-19 2011-03-03 Sharp Corp 半導体装置の製造方法、及び、半導体装置
KR20110117326A (ko) * 2010-04-21 2011-10-27 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법
KR20130019242A (ko) * 2011-08-16 2013-02-26 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
KR20140032238A (ko) * 2012-09-06 2014-03-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9219059B2 (en) 2012-09-26 2015-12-22 International Business Machines Corporation Semiconductor structure with integrated passive structures
CN103943571B (zh) * 2013-01-21 2017-04-05 华邦电子股份有限公司 非易失性存储器的制造方法
US8921924B2 (en) * 2013-03-20 2014-12-30 Kabushiki Kaisha Toshiba Semiconductor memory device
US9269766B2 (en) * 2013-09-20 2016-02-23 Globalfoundries Singapore Pte. Ltd. Guard ring for memory array
JP2015118972A (ja) * 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
US9659953B2 (en) * 2014-07-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. HKMG high voltage CMOS for embedded non-volatile memory
CN105244350A (zh) * 2014-07-11 2016-01-13 联咏科技股份有限公司 驱动装置的集成电路及其制作方法
US9362125B2 (en) * 2014-08-07 2016-06-07 United Microelectronics Corp. Semiconductor process
US9536888B2 (en) * 2014-12-23 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method to prevent oxide damage and residue contamination for memory device
KR102282984B1 (ko) * 2015-06-02 2021-07-29 에스케이하이닉스 주식회사 전하트랩 메모리소자를 포함하는 임베디드 전자장치의 제조방법
KR101856338B1 (ko) * 2016-07-15 2018-05-10 매그나칩 반도체 유한회사 디스플레이 드라이버 반도체 소자 및 그 제조 방법
US10985192B2 (en) 2016-07-15 2021-04-20 Key Foundry., Ltd. Display driver semiconductor device and manufacturing method thereof
US10879120B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Self aligned via and method for fabricating the same
KR102342550B1 (ko) * 2017-06-09 2021-12-23 삼성전자주식회사 반도체 장치
JP2019169580A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置及びその製造方法
CN113838853A (zh) 2020-06-23 2021-12-24 硅存储技术股份有限公司 在衬底上制造存储器单元、高电压设备和逻辑设备的方法
JP2023532238A (ja) * 2020-06-23 2023-07-27 シリコン ストーリッジ テクノロージー インコーポレイテッド 基板にメモリセル、高電圧デバイス、及び論理デバイスを作製する方法
CN113206146B (zh) * 2021-05-26 2023-03-24 吉林华微电子股份有限公司 半导体器件终端结构、制造方法及半导体器件
CN115360193B (zh) * 2022-10-21 2023-01-31 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817948A (ja) 1994-06-30 1996-01-19 Toshiba Corp 半導体装置及びその製造方法
JPH09102586A (ja) * 1995-10-06 1997-04-15 Denso Corp 半導体装置の製造方法
JPH09139382A (ja) * 1995-11-14 1997-05-27 Nippon Steel Corp 半導体装置の製造方法
JP3991383B2 (ja) 1997-03-07 2007-10-17 ソニー株式会社 半導体記憶装置及びその製造方法
JP2000286349A (ja) 1999-03-31 2000-10-13 Sony Corp 半導体装置およびその製造方法
JP3966707B2 (ja) * 2001-02-06 2007-08-29 株式会社東芝 半導体装置及びその製造方法
TWI277199B (en) * 2001-06-28 2007-03-21 Toshiba Corp Semiconductor device and manufacturing method therefor
KR20030002709A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법
GB0117949D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
JP2003037251A (ja) * 2001-07-25 2003-02-07 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100390918B1 (ko) * 2001-08-30 2003-07-12 주식회사 하이닉스반도체 반도체 메모리 소자의 제조방법
JP4170635B2 (ja) * 2002-02-18 2008-10-22 松下電器産業株式会社 半導体記憶装置の製造方法
TW588413B (en) * 2002-11-07 2004-05-21 Winbond Electronics Corp Manufacturing method and device of memory with different depths of isolation trench
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
KR100881847B1 (ko) * 2002-12-28 2009-02-03 동부일렉트로닉스 주식회사 반도체 메모리 소자의 제조 방법
KR100959716B1 (ko) * 2002-12-30 2010-05-25 동부일렉트로닉스 주식회사 플래시 메모리의 제조 방법

Also Published As

Publication number Publication date
US20090267136A1 (en) 2009-10-29
JP2005116551A (ja) 2005-04-28
KR100677801B1 (ko) 2007-02-02
US20050093047A1 (en) 2005-05-05
US7919389B2 (en) 2011-04-05
TW200527658A (en) 2005-08-16
TWI278101B (en) 2007-04-01
KR20050033033A (ko) 2005-04-08

Similar Documents

Publication Publication Date Title
JP4276510B2 (ja) 半導体記憶装置とその製造方法
US7230295B2 (en) Nonvolatile memory cell with multiple floating gates formed after the select gate
US6951782B2 (en) Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
US20050148173A1 (en) Non-volatile memory array having vertical transistors and manufacturing method thereof
KR100436672B1 (ko) 반도체 장치 및 그 제조 방법
JP2003332469A (ja) 不揮発性半導体記憶装置及びその製造方法
US6784039B2 (en) Method to form self-aligned split gate flash with L-shaped wordline spacers
US8952536B2 (en) Semiconductor device and method of fabrication
KR20180027413A (ko) 메모리 셀, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 제조 방법
JP4195058B2 (ja) ビット線構造およびその製造方法
JP2003289114A (ja) 半導体記憶装置及びその製造方法
KR20080048313A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP4322477B2 (ja) 半導体装置の製造方法
US7094648B2 (en) Method for fabricating an NROM memory cell array
JP2005530336A (ja) フラッシュメモリセルおよびその製造方法
US7060565B2 (en) Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates
JP2011151072A (ja) 不揮発性半導体記憶装置
JP2001332709A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20060062791A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2012227542A (ja) 半導体装置および半導体装置の製造方法
JP2008135770A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees