KR20030002709A - 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법 - Google Patents

플래시 메모리 소자의 소자분리막의 트랜치 형성 방법 Download PDF

Info

Publication number
KR20030002709A
KR20030002709A KR1020010038409A KR20010038409A KR20030002709A KR 20030002709 A KR20030002709 A KR 20030002709A KR 1020010038409 A KR1020010038409 A KR 1020010038409A KR 20010038409 A KR20010038409 A KR 20010038409A KR 20030002709 A KR20030002709 A KR 20030002709A
Authority
KR
South Korea
Prior art keywords
region
trench
forming
photoresist layer
oxide film
Prior art date
Application number
KR1020010038409A
Other languages
English (en)
Inventor
김태규
최봉호
이희기
이문화
심성보
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038409A priority Critical patent/KR20030002709A/ko
Publication of KR20030002709A publication Critical patent/KR20030002709A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 따른 플래시 메모리 소자의 소자분리막 형성 방법은, 제1 영역과 제2 영역이 규정된 반도체 기판 상부에 패드 산화막, 패드 질화막 및 제1 산화막을 순차적으로 형성하는 단계; 제1 영역과 제2 영역에 동일한 깊이의 트랜치를 형성하는 단계; 제2 영역에 형성된 트랜치를 더 깊게 식각하는 단계; 및 웰 산화 공정을 실시하는 단계를 포함하여 이루어진다.

Description

플래시 메모리 소자의 소자분리막의 트랜치 형성 방법{Method for forming an isolation film in a flash memory device}
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 특히, 플래시 메모리 소자에서 소자분리막의 트랜치를 형성하는 방법에 관한 것이다.
종래 기술의 플래시 메모리의 제조 방법을 도 1a 내지 1e를 참조로 설명한다.
먼저 도 1a를 참조하면, 반도체 기판 상에 제1 영역과 제2 영역을 정의한다. 여기서 제1 영역은 STI(Shallow Trench Isolation) 영역으로 주변 회로 영역을 나타내고, 제2 영역은 DTI(Deep Trench Isolation) 영역으로 셀 영역을 나타낸다. STI 영역과 DTI 영역이 정의된 반도체 기판 상에 패드 산화막(110), 패드 질화막(120) 및 산화막(130) 및 포토레지스트층(PR)을 순차적으로 형성한다. 제1 영역에 트랜치를 형성하기 위하여 포토레지스트층을 패터닝한다. 도 1b를 참조하면, 패터닝된 포토레지스트층(PR)을 마스크로 이용하여 하부의 층들을 반도체 기판까지 식각하여 제1 영역에 STI 트랜치를 형성한다. 이 때 트랜치의 깊이는 반도체 기판으로부터 대략 3000Å의 깊이로 한다. 도 1c를 참조하면, 포토레지스트층을 제거하고, 전체 구조 상부에 다시 포토레지스트층을 증착한다. 제2 영역에 트랜치를 형성하기 위하여 포토레지스트층을 패터닝한다. 도 1d를 참조하면, 패터닝된 포토레지스트층을 마스크로 이용하여 제2 영역에 DTI 트랜치를 형성한다. 이 때 트랜치의 깊이는 대략 반도체 기판으로부터 8000Å의 깊이로 한다. 도 1e를 참조하면, 그 후에 포토레지스트층을 제거한다. 도 1e 이후의 공정을 도면없이 설명하면, 전체 구조에 웰 SAC(Self-Aligned Contact) 산화 공정을 실시하여 웰 산화막을 형성한다. 그 후에 HDP(High Density Plasma) 산화막을 트랜치를 완전히 채우도록 형성한다. 이어서 HDP 산화막의 고밀도화 공정을 실시하고 트랜치를 제1 CMP 공정과 제2 CMP 공정에 의해 식각하여 평탄화한다. 이어서 질화막을 제거하고, 산화 공정을 실시하여 스크린 산화막을 형성한다. 그 후에 트리플 N-웰 마스크를 형성하고, 트리플 N-웰 이온 주입을 실시한후 마스크를 제거한다. N-웰 마스크를 형성한 후 N-웰 상호 이온 주입을 실시한다. 그 후에 P-채널 필드 정지 이온 주입을 실시하고 P-채널 딥 이온 주입을 실시한 후 포토레지스트 마스크를 제거한다. P-웰 마스크를 형성하고, P-웰 이온주입을 실시한다. 그리고, P-웰 상호 이온주입을 실시하고, N-채널 필드 정지 이온 주입을 실시하고 포토레지스트층을 제거한다. 그런 다음, 웰 어닐 공정을 실행하는 순으로 공정이 진행된다.
종래 기술에 따른 플래시 메모리 소자의 제조 방법에서, 소자분리막의 트랜치 형성 방법은 STI 트랜치 마스크를 형성한 후 STI(주변) 영역의 반도체 기판을 3000Å 두께로 식각하여 트랜치를 형성한 다음, DTI 마스크를 사용하여 DTI(셀) 지역의 반도체 기판을 8000Å 두께로 식각하여 트랜치를 형성한다. 이때 STI 지역은 포토레지스트층으로 덮여 있지만, DTI 영역을 식각하여 트랜치를 형성할 때 STI 영역의 포토레지스트층이 덮여진 실리콘 기판 부분에서 실리콘 기판의 손상이 발생한다. 즉 HDP 산화막이 마스크(배리어) 역할을 제대로 하지 못하여 접합 누설의 원인이 되었다. 또한, STI 영역의 실리콘 손상은 표면의 균일성 문제 뿐만 아니라, 접합 누설, 펀치 등의 여러가지 문제점을 야기시킨다. 그러므로, DTI 에칭 진행시 STI 지역의 실리콘 기판 손상을 방지하고 접합 누설을 방지하여 양품율을 높이는 방법이 필요하다.
상기의 문제점을 극복하기 위하여, 본 발명의 목적은, 플래시 메모리 소자의 소자분리막의 트랜치를 형성할 때 STI 영역과 DTI 영역에 동일한 깊이의 트랜치를 형성한 후 DTI 영역의 트랜치를 더 깊이 식각하는 방식을 사용함으로써, 기판 손상을 방지하고 누설 전류를 감소시키는 데 있다.
도 1a 내지 1e는 종래 기술에 따른 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법을 순차적으로 나타낸 단면도.
도 2a 내지 2e는 본 발명에 따른 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법을 순차적으로 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100,200: 반도체 기판110,210: 패드 산화막
120,220: 패드 질화막130,230: HDP 산화막
PR: 포토레지스트층
본 발명의 소자분리막의 트랜치 형성 방법은, 반도체 기판 상부에 STI 영역과 DTI 영역을 정의하는 단계; 상기 STI 영역과 DTI 영역이 정의된 반도체 기판 상부에 패드 산화막, 패드 질화막 및 HDP 산화막을 순차적으로 형성하는 단계; 전체 구조 상부에 포토레지스트층을 증착하고 STI 영역과 DTI 영역 내의 소정 영역의 HDP 산화막을 노출시키도록 상기 포토레지스트층을 패터닝하는 단계; 패터닝된 포토레지스트층을 마스크로 사용하여 노출된 상기 소정 영역을 3000Å의 깊이로 식각하는 단계; 상기 포토레지스트층을 제거한 후 네가티브 포토레지스트층을 증착하고 상기 DIT 영역과 셀 영역을 노출시키도록 패터닝하는 단계; 패터닝된 상기 네가티브 포토레지스트층을 마스크로 사용하여 5000Å 깊이로 식각하는 단계; 및 상기 네가티브 포토레지스트층을 제거하고 전체 구조에 웰 SAC 산화공정을 실시하여 웰 산화막을 형성하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 종래 기술의 문제점을 해결하기 위하여 3가지 방법을 제시하고 있다. 첫번째 방법은 이중 식각 방식인데, 이 방식은 네가티브 포토레지스트층를 이용하는 것이고, 두번째 방법은 DTI(Dip Trench Isolation)와 STI(Shallow Trench Isolation) 영역의 트랜치 형성 순서를 역행하여 트랜치를 형성하는 방법이다. 즉 종래 기술의 STI 영역의 트랜치를 먼저 형성하고 DTI 영역의 트랜치를 형성하는 방식 대신에, DTI 영역의 트랜치를 먼저 형성한 후 STI 영역의 트랜치를 형성하는 것이다. 세번째 방법은 단계 제어(receipt tunning) 방식이다. 즉, 종래의 방법에서는 DTI 에칭 진행시 한 단계로 진행한 것을 두단계로 진행하는 것이다. 본 발명을 사용할 경우, 실리콘 기판 손상을 방지하여 접합 누설을 방지하여, 양품율을 향상시키고, 셀 프로파일의 균일성 특성을 향상시킬 수 있다.
이제 도 2a 내지 2e를 참조하여 본 발명의 일 실시예를 상세히 설명한다.
먼저, 도 2a를 참조하면, 제1 영역과 제2 영역이 규정된 반도체 기판이 제공된다. 여기서 제1 영역은 이후에 STI(Shallow Trench Isolation) 영역으로서 주변 회로 영역이고 제2 영역은 DTI(Deep Trench Isolation) 영역으로서 셀 영역이다. 이 반도체 기판(200) 상부에 패드 산화막(210), 패드 질화막(220), HDP 산화막(230) 및 포토레지스트층(PR)을 순차적으로 형성한다. 제1 및 제2 영역에 트랜치를 형성하기 위하여 포토레지스트층을 노광 현상하여 패터닝한다.
도 2b를 참조하면, 패터닝된 포토레지스트층을 마스크로 사용하여 하부의 층들을 반도체 기판으로부터 대략 3000Å의 깊이가 되도록 식각하여 제1 및 제2 영역에 트랜치를 형성한다.
도 2c를 참조하면, 네가티브 포토레지스트층을 도포하고 제1 영역만 덮도록 노광, 현상하여 패터닝한다. 패터닝된 네가티브 포토레지스트층을 마스크로 사용하여 제2 영역의 포토레지스트층을 제거한다. 이어서, 네가티브 포토레지스트층을 제거한다.
도 2d를 참조하면, 제2 영역의 트랜치를 트랜치 바닥으로부터 대략 5000Å 깊이만큼 더 식각한다. 만일 딥 트랜치 형성 깊이가 12000Å이 되어야 한다면 이때 제2 영역의 트랜치를 트랜치 바닥으로부터 대략 9000Å 만큼 더 식각한다.
도 2e를 참조하면, 그후에 포토레지스트층을 제거하면 STI 트랜치와 DTI 트랜치가 완성된다. 그 후에 웰 산화 공정을 실시한다.
상기 설명한 바와 같이, 본 발명에 따르면, 플래시 메모리 소자의 소자분리막의 트랜치를 형성할 때 STI 영역과 DTI 영역에 동일한 깊이의 트랜치를 형성한 후 DTI 영역의 트랜치를 더 깊이 식각하는 방식을 사용함으로써, 기판 손상을 방지하고 누설 전류를 감소시킬 수 있다.

Claims (6)

  1. 제1 영역과 제2 영역이 규정된 반도체 기판 상부에 패드 산화막, 패드 질화막 및 제1 산화막을 순차적으로 형성하는 단계;
    제1 영역과 제2 영역에 동일한 깊이의 트랜치를 형성하는 단계;
    제2 영역에 형성된 트랜치를 더 깊게 식각하는 단계; 및
    웰 산화 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법.
  2. 제1항에 있어서, 상기 제1 산화막은 하드 마스크용 산화막으로 사용되는 것으로 HDP 산화막인 것을 특징으로 하는 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법.
  3. 제1항에 있어서, 상기 제1 및 제2 영역에 동일한 깊이의 트랜치를 형성한 후에 제2 영역의 트랜치를 더 깊이 식각하는 단계는, 상기 제1 및 제2 영역 상부에 포토레지스트층과 네가티브 포토레지스트층을 순차적으로 증착한 후 상기 네가티브 포토레지스트층을 이용하여 하부의 포토레지스트층을 제1 영역만을 덮도록 식각하여 형성된 포토레지스트 패턴을 이용하여 상기 제2 영역의 트랜치를 더 깊게 식각하는 단계로 이루어지는 것을 특징으로 하는 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법.
  4. 제1항에 있어서, 상기 제1 영역 및 제2 영역에 동일한 깊이의 트랜치를 형성할 때 깊이는 3000Å인 것을 특징으로 하는 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법.
  5. 제1항에 있어서, 상기 제2 영역의 트랜치를 더 깊이 식각하는 깊이는 트랜치 바닥으로부터 5000Å의 깊이인 것을 특징으로 하는 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법.
  6. 제1항에 있어서, 상기 제2 영역의 트랜치를 더 깊이 식각하는 깊이는 트랜치 바닥으로부터 9000Å의 깊이인 것을 특징으로 하는 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법.
KR1020010038409A 2001-06-29 2001-06-29 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법 KR20030002709A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038409A KR20030002709A (ko) 2001-06-29 2001-06-29 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038409A KR20030002709A (ko) 2001-06-29 2001-06-29 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법

Publications (1)

Publication Number Publication Date
KR20030002709A true KR20030002709A (ko) 2003-01-09

Family

ID=27712408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038409A KR20030002709A (ko) 2001-06-29 2001-06-29 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법

Country Status (1)

Country Link
KR (1) KR20030002709A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479834B1 (ko) * 2002-09-03 2005-04-06 주식회사 엑셀반도체 플래시메모리 제조방법
US7129540B2 (en) * 2003-02-14 2006-10-31 Infineon Technologies Ag Semiconductor circuit arrangement with trench isolation and fabrication method
KR100677801B1 (ko) * 2003-10-02 2007-02-02 가부시끼가이샤 도시바 반도체 기억 장치와 그 제조 방법
KR100959716B1 (ko) * 2002-12-30 2010-05-25 동부일렉트로닉스 주식회사 플래시 메모리의 제조 방법
CN112331611A (zh) * 2020-11-30 2021-02-05 上海华力微电子有限公司 一种浅沟槽隔离的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479834B1 (ko) * 2002-09-03 2005-04-06 주식회사 엑셀반도체 플래시메모리 제조방법
KR100959716B1 (ko) * 2002-12-30 2010-05-25 동부일렉트로닉스 주식회사 플래시 메모리의 제조 방법
US7129540B2 (en) * 2003-02-14 2006-10-31 Infineon Technologies Ag Semiconductor circuit arrangement with trench isolation and fabrication method
US7368341B2 (en) 2003-02-14 2008-05-06 Infineon Technologies Ag Semiconductor circuit arrangement with trench isolation and fabrication method
KR100677801B1 (ko) * 2003-10-02 2007-02-02 가부시끼가이샤 도시바 반도체 기억 장치와 그 제조 방법
US7919389B2 (en) 2003-10-02 2011-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device that is resistant to high voltages and a method of manufacturing the same
CN112331611A (zh) * 2020-11-30 2021-02-05 上海华力微电子有限公司 一种浅沟槽隔离的制备方法

Similar Documents

Publication Publication Date Title
US6093621A (en) Method of forming shallow trench isolation
KR100845103B1 (ko) 반도체소자의 제조방법
KR100226736B1 (ko) 격리영역 형성방법
KR20030002709A (ko) 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100226778B1 (ko) 반도체 소자의 제조 방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19980020850A (ko) 반도체 소자의 제조방법
KR20030059411A (ko) 반도체소자의 소자분리절연막 형성방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR20040058798A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100344826B1 (ko) 반도체 소자의 노드 콘택 형성방법
KR100361765B1 (ko) 반도체소자의 제조방법
KR20020056269A (ko) 반도체소자의 제조방법
KR20030001780A (ko) 소자분리막 형성 방법
KR20020010806A (ko) 반도체소자의 소자분리막 형성 방법
KR20030059413A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040079495A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR20040057834A (ko) 반도체 소자의 컨택 형성 방법
KR20020050363A (ko) 반도체 소자의 제조 방법
KR20050012655A (ko) 반도체 소자의 소자분리막 형성방법
KR20030001972A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid