KR20020050363A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20020050363A KR20020050363A KR1020000079498A KR20000079498A KR20020050363A KR 20020050363 A KR20020050363 A KR 20020050363A KR 1020000079498 A KR1020000079498 A KR 1020000079498A KR 20000079498 A KR20000079498 A KR 20000079498A KR 20020050363 A KR20020050363 A KR 20020050363A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- nitride film
- mask
- film
- predetermined
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판내에 필드산화막이 형성되고 전체 구조 상부에 소정 구조로 패터닝된 질화막과 감광막패턴이 형성됨과 아울러 감광막패턴과 질화막을 마스크로 이용한 이온 주입공정을 통해 소정 웰영역(N웰 영역 또는 P웰 영역)이 형성된 후, 감광막패턴이 제거되고 전체 구조 상부에 산화막이 증착됨과 아울러 소정의 식각공정에 의해 질화막이 제거된 후, 산화막을 마스크로 하여 소정 웰영역(N웰 영역 또는 P웰 영역)이 형성됨으로써, 이온 주입공정시 감광막패턴을 이용한 마스크공정이 한 단계가 감소되어 감광막패턴의 슬로프에 의한 미스얼라인에 의한 웰경계면의 마진을 제거하여 작은 반도체 소자를 제조할 수 있는 반도체 소자의 제조 방법을 제시함에 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히, 반도체 기판내에 필드산화막이 형성되고 전체 구조 상부에 소정 구조로 패터닝된 질화막과 감광막패턴이 형성됨과 아울러 감광막패턴과 질화막을 마스크로 이용한 이온 주입공정을 통해 소정 웰영역(N웰 영역 또는 P웰 영역)이 형성된 후, 감광막패턴이 제거되고 전체 구조 상부에 산화막이 증착됨과 아울러 소정의 식각공정에 의해 질화막이 제거된 후, 산화막을 마스크로 하여 소정 웰영역(N웰 영역 또는 P웰 영역)이 형성됨으로써, 이온 주입공정시 감광막패턴을 이용한 마스크공정이 한 단계가 감소되어 감광막패턴의 슬로프에 의한 미스얼라인에 의한 웰 경계면의 마진을 제거하여 작은 반도체 소자를 제조할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
최근, 반도체 소자의 고집적화에 의해 최소의 디자인 룰(Design Rule)을 구현하고자 하는 노력이 활발히 진행되고 있는 추세이다.
이로 인해, FC-SRAM 소자에선 웰(Well) 경계의 소자 설계의 마진(Margin)확보와 공정 제어측면에서 많은 어려움이 발생한다.
이를 도 1(a) 내지 도 1(f)를 결부하여 상세히 설명하면 다음과 같다.
도 1(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(1) 상부에 패드산화막(2) 및 패드질화막(3)이 순차적으로 증착됨과 아울러 그 상부에 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 소자분리용 제 1 감광막패턴(4)이 형성된다. 이후, 제 1 감광막패턴(4)을 마스크로 이용한 소정의 식각 공정으로 패드질화막(3) 및 패드산화막(2)이 순차적으로 패터닝된다.
이후, 제 1 감광막패턴(4) 및 패드질화막(3)을 마스크로 이용한 소정의 식각공정에 의해 반도체기판(1)이 소정 부위가 식각되어 트렌치(5)가 형성된다.
도 1(b)를 참조하면, 이후, 제 1 감광막패턴(4)이 제거되고 트렌치(5)를 포함한 전체 구조 상부에 필드산화막(6)이 증착된 후, CMP공정 또는 소정의 식각공정에 의해 연마되어 트렌치(5)가 매립되도록 형성된다.
이후, 필드산화막(6)을 포함한 전체 구조 상부에 2.7㎛의 두께로 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 제 2 감광막패턴(7)이 형성된다. 이 제 2 감광막패턴(7)을 마스크로 이용한 이온 주입공정을 행하여 반도체 기판(1)의 소정 영역에 N웰(N-Well) 영역이 형성된다.
도 1(c)를 참조하면, 이후, 제 2 감광막패턴(7)이 제거되고 전체 구조 상부에 2.7㎛의 두께로 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 제 3 감광막패턴(8)이 형성된다. 이 제 3 감광막패턴(8)을 마스크로 이용한 이온 주입공정을 행하여 반도체 기판(1)의 소정 영역에 P웰(P-Well) 영역이 형성된다.
도 1(d)를 참조하면, 이후, 제 3 감광막패턴(8)이 제거되고 전체 구조 상부에 소정의 두께로 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 제 4 감광막패턴(9)이 형성된다. 이 제 4 감광막패턴(9)을 마스크로 이용하여 N웰(N-Well) 영역의 소정 부위에 문턱전압을 조정하기 위한 이온 주입공정에 의해 p+ 접합영역(10)이 형성된다.
도 1(e)를 참조하면, 이후, 제 4 감광막패턴(9)이 제거되고 전체 구조 상부에 소정의 두께로 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 제 5 감광막패턴(11)이 형성된다. 이 제 5 감광막패턴(11)을 이용하여 P웰(P-Well)영역의 소정 부위에 문턱전압을 조정하기 위한 이온 주입공정에 의해 n+ 접합영역(12)이 형성된다.
도 1(f)를 참조하면, 이후, 제 5 감광막패턴(11)이 소정의 스트립공정에 의해 제거된 후, 전체 구조 상부에는 도시되지 않은 게이트산화막 및 다결정실리콘이 소정의 증착공정에 의해 순차적으로 증착됨과 아울러 패터닝되어 게이트전극이 형성된다.
전술한 바와 같이, 본 발명은 N웰과 P웰 영역을 형성하기 위한 마스크공정시, 마스크로 2.7㎛정도의 두꺼운 감광막(Photo Resist : PR)를 사용하게 된다. 이로 인해, 이온 주입공정시 감광막 슬로프를 제어하기가 어려워 N웰과 P웰 영역의 경계에 도 1(f)에 도시된 Δℓ만큼의 도펀트 농도 차가 발생하여 영역마진이 발생하게 된다. 특히, N웰과 P웰 영역을 형성하기 위한 이온 주입공정은 높은 주입에너지에 의해 형성됨에 따라 감광막 슬로프가 더 커져 영역마진은 더욱 커지게 된다.
또한, N웰과 P웰 영역을 형성하기 위한 마스크공정이 두 번에 걸쳐 행해짐에 따라 마스크공정시 웰영역 미스얼라인(Misalign)이 발생하여 웰영역 경계가 움직일 수밖에 없는데 이것은 전술한 문제와 복합적으로 작용해 웰의 액티브영역과 경계를 이루고 있는 웰간의 전기적 단락현상(Well Breakdown Voltage : Well BV)을 저하시키는 원인이 되어 소자설계시 웰과 액티브영역간의 거리를 확보하는데 많은 영역을 할애하게 되어 보다 작은 소자를 설계하는데 어려움이 도출된다.
따라서, 본 발명은 N웰과 P웰 영역을 형성하기 위해 감광막패턴을 이용한 이온 주입공정시 감광막패턴의 슬로프에 의해 N웰과 P웰 영역간의 경계면에 도펀트 농도 차가 발생하여 영역마진이 발생하는 것을 방지하기 위한 반도체 소자의 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 기판내에 필드산화막이 형성되고 전체 구조 상부에 소정 구조로 패터닝된 질화막과 감광막패턴이 형성됨과 아울러 감광막패턴과 질화막을 마스크로 이용한 이온 주입공정을 통해 소정 웰영역(N웰 영역 또는 P웰 영역)이 형성된 후, 감광막패턴이 제거되고 전체 구조 상부에 산화막이 증착됨과 아울러 소정의 식각공정에 의해 질화막이 제거된 후, 산화막을 마스크로 하여 소정 웰영역(N웰 영역 또는 P웰 영역)이 형성됨으로써, 이온 주입공정시 감광막패턴을 이용한 마스크공정이 한 단계가 감소되어 감광막패턴의 슬로프에 의한 미스얼라인에 의한 웰경계면의 마진을 제거하여 작은 반도체 소자를 제조할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
도 1(a) 내지 도 1(f)는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도.
도 2(a) 내지 도 2(e)는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,21 : 반도체 기판 2,22 : 패드산화막
3,23 : 패드질화막 4,7,8,9,11,24,28, : 감광막패턴
5,25 : 트렌치 6,26 : 필드산화막
10,30 : p+ 접합영역 12,31 : n+ 접합영역
27 : 질화막 29 : 산화막
본 발명은 소정의 반도체 기판 상부에 패드산화막과 패드질화막을 순차적으로 증착한 후, 과도식각하여 상기 반도체 기판내에 트렌치를 형성하는 단계와; 상기 트렌치를 매립하도록 필드산화막을 형성하는 단계와; 상기 필드산화막을 포함한 전체 구조 상부에 질화막과 소정 구조로 패터닝된 감광막패턴을 순차적으로 형성한 후, 상기 감광막패턴을 마스크로 하여 상기 질화막 및 패드질화막을 패터닝하는 단계와; 상기 감광막패턴과 질화막을 마스크로 이용한 이온 주입공정을 행하여 상기 반도체 기판내의 제 1 웰영역을 형성하는 단계와; 상기 감광막패턴을 제거한 후, 전체 구조 상부에 산화막을 증착함과 아울러 상기 질화막 및 패드질화막을 제거하는 단계와; 상기 산화막을 마스크로 이용한 이온 주입공정을 행하여 상기 반도체 기판내에 제 2 웰영역을 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(e)는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 반도체 소자의 단면도이다.
도 2(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(21) 상부에 패드산화막(22) 및 패드질화막(23)이 순차적으로 증착됨과 아울러 그 상부에 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 소자분리용 제 1 감광막패턴(24)이 형성된다. 여기서, 패드산화막(22)은 100Å 이상의 두께, 바람직하게는 100∼200Å의 두께로 형성된다. 패드질화막(23)은 400Å 이상의 두께, 바람직하게는 400∼600Å의 두께로 형성된다.
이후, 제 1 감광막패턴(24)을 마스크로 이용한 소정의 식각 공정으로 패드질화막(23) 및 패드산화막(22)이 순차적으로 패터닝된다.
이후, 제 1 감광막패턴(24) 및 패드질화막(23)을 마스크로 이용한 소정의 식각공정에 의해 반도체기판(21)이 소정 부위가 식각되어 트렌치(25)가 형성된다.
도 2(b)를 참조하면, 이후, 제 1 감광막패턴(24)이 제거되고 트렌치(25)를 포함한 전체 구조 상부에 필드산화막(26)이 증착된 후, CMP공정 또는 소정의 식각공정에 의해 연마되어 트렌치(25)가 매립되도록 형성된다.
이후, 필드산화막(26)을 포함한 전체 구조 상부에 13000Å 이상의 두께, 바람직하게는 13000∼17000Å의 두께로 질화막(27)이 형성된다.
도 2(c)를 참조하면, 이후, 질화막(27)의 상부에 얇은 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 제 2 감광막패턴(28)이 형성된다.
이후, 제 2 감광막패턴(28)을 마스크로 이용한 소정의 식각공정에 의해 질화막(27) 및 패드질화막(23)이 순차적으로 식각되어 패드산화막(22)이 소정 부위가 노출된다.
이후, 제 2 감광막패턴(28) 및 질화막(27)을 마스크로 이용한 이온 주입공정을 행하여 반도체 기판(21)의 소정 영역에 N웰(N-Well) 영역이 형성된다.
도 2(d)를 참조하면, 이후, 소정의 스트립공정에 의해 제 2 감광막패턴(28)이 제거된 후, 전체 구조 상부에 무기 SOG 계열 산화막(29)이 코팅된 후, 순차적인 에치백(Etch back)공정과 습식식각공정에 의해 질화막(27) 및 패드질화막(23)이 순차적으로 제거된다.
이후, 산화막(29)을 마스크로 이용한 이온 주입공정을 행하여 반도체기판(21)의 소정 영역에 P웰(P-Well) 영역이 형성된다.
도 2(e)를 참조하면, 산화막(29)이 제거되고 전체 구조 상부에 소정의 두께로 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 도시되지 않은 제 3 감광막패턴이 형성된다. 이 제 3 감광막패턴을 마스크로 이용하여 N웰(N-Well)영역의 소정 부위에 문턱전압을 조정하기 위한 이온 주입공정에 의해 p+ 접합영역(30)이 형성된다.
이후, 소정의 스트립공정에 의해 제 3 감광막패턴이 제거되고 전체 구조 상부에 소정의 두께로 감광막이 코팅된 후, 소정 마스크를 이용한 노광 및 현상 공정을 통해 도시되지 않은 제 4 감광막패턴이 형성된다. 이 제 4 감광막패턴을 이용하여 P웰(P-Well)영역의 소정 부위에 문턱전압을 조정하기 위한 이온 주입공정에 의해 n+ 접합영역(31)이 형성된다.
이후, 제 4 감광막패턴이 소정의 스트립공정에 의해 제거된 후, 전체 구조 상부에는 도시되지 않은 게이트산화막 및 다결정실리콘이 소정의 증착공정에 의해 순차적으로 증착됨과 아울러 패터닝되어 게이트전극이 형성된다.
전술한 바와 같이, 본 발명은 N웰과 P웰 영역을 형성하기 위해 감광막패턴을 이용한 이온 주입공정시 감광막패턴의 슬로프에 의해 N웰과 P웰 영역간의 경계면에 도펀트 농도 차가 발생하여 영역마진이 발생하는 것을 방지하기 위해 반도체 기판내에 필드산화막이 형성된 후, 전체 구조 상부에 소정 두께의 질화막이 형성된다. 이후, 질화막 상부에 소정 구조로 패터닝된 감광막패턴이 형성되고, 이 감광막패턴과 질화막을 마스크로 이용한 이온 주입공정을 통해 반도체 기판내에 N웰 영역 또는 P웰 영역이 형성된다. 이후, 감광막패턴이 제거되고 전체 구조 상부에 산화막이 형성됨과 아울러 질화막과 패드질화막이 소정의 식각공정에 통해 제거된다. 이후, 산화막을 마스크로 이용한 이온 주입공정을 통해 반도체 기판내에 N웰 영역 또는 P웰 영역이 형성된다.
상술한 바와 같이, 본 발명은 반도체 기판내에 필드산화막이 형성되고 전체 구조 상부에 소정 구조로 패터닝된 질화막과 감광막패턴이 형성됨과 아울러 감광막패턴과 질화막을 마스크로 이용한 이온 주입공정을 통해 소정 웰영역(N웰 영역 또는 P웰 영역)이 형성된 후, 감광막패턴이 제거되고 전체 구조 상부에 산화막이 증착됨과 아울러 소정의 식각공정에 의해 질화막이 제거된 후, 산화막을 마스크로 하여 소정 웰영역(N웰 영역 또는 P웰 영역)이 형성됨으로써, 이온 주입공정시 감광막패턴을 이용한 마스크공정이 한 단계가 감소되어 감광막패턴의 슬로프에 의한 미스얼라인에 의한 웰경계면의 마진을 제거하여 작은 반도체 소자를 제조할 수 있다.
Claims (5)
- 소정의 반도체 기판 상부에 패드산화막과 패드질화막을 순차적으로 증착한 후, 과도식각하여 상기 반도체 기판내에 트렌치를 형성하는 단계와;상기 트렌치를 매립하도록 필드산화막을 형성하는 단계와 ;상기 필드산화막을 포함한 전체 구조 상부에 질화막과 소정 구조로 패터닝된 감광막패턴을 순차적으로 형성한 후, 상기 감광막패턴을 마스크로 하여 상기 질화막 및 패드질화막을 패터닝하는 단계와;상기 감광막패턴과 질화막을 마스크로 이용한 이온 주입공정을 행하여 상기 반도체 기판내의 제 1 웰영역을 형성하는 단계와;상기 감광막패턴을 제거한 후, 전체 구조 상부에 산화막을 증착함과 아울러 상기 질화막 및 패드질화막을 제거하는 단계와;상기 산화막을 마스크로 이용한 이온 주입공정을 행하여 상기 반도체 기판내에 제 2 웰영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 패드산화막은 100∼200Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 패드질화막 400∼600Å의 두께로 형성되는 것을 특지으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 질화막은 13000∼17000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 산화막은 무기 SOG 계열로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079498A KR20020050363A (ko) | 2000-12-21 | 2000-12-21 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079498A KR20020050363A (ko) | 2000-12-21 | 2000-12-21 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020050363A true KR20020050363A (ko) | 2002-06-27 |
Family
ID=27684048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000079498A KR20020050363A (ko) | 2000-12-21 | 2000-12-21 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020050363A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861791B1 (ko) * | 2002-07-10 | 2008-10-08 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
-
2000
- 2000-12-21 KR KR1020000079498A patent/KR20020050363A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861791B1 (ko) * | 2002-07-10 | 2008-10-08 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990002942A (ko) | 에스오 아이(soi) 소자의 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR20020050363A (ko) | 반도체 소자의 제조 방법 | |
| KR100817417B1 (ko) | 고전압 씨모스 소자 및 그 제조 방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| US20090140376A1 (en) | Semiconductor device and method for manufacturing the device | |
| KR20030002709A (ko) | 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법 | |
| KR100226739B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030002702A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20020056198A (ko) | 반도체 소자의 제조 방법 | |
| KR100268884B1 (ko) | 듀얼 문턱 전압 형성방법 | |
| KR19990003538A (ko) | 반도체 소자의 제조방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100261166B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR100223932B1 (ko) | 반도체 장치의 격리영역 형성방법 | |
| KR20030059411A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20010056442A (ko) | 반도체장치의 소자격리방법 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| KR100880340B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR101022672B1 (ko) | 트렌치형 소자분리를 갖는 반도체소자 및 그의 제조 방법 | |
| KR20020010806A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR20050117330A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20020049205A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |