KR20020049205A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20020049205A
KR20020049205A KR1020000078317A KR20000078317A KR20020049205A KR 20020049205 A KR20020049205 A KR 20020049205A KR 1020000078317 A KR1020000078317 A KR 1020000078317A KR 20000078317 A KR20000078317 A KR 20000078317A KR 20020049205 A KR20020049205 A KR 20020049205A
Authority
KR
South Korea
Prior art keywords
gate
ion implantation
semiconductor device
semiconductor substrate
manufacturing
Prior art date
Application number
KR1020000078317A
Other languages
English (en)
Inventor
정혁채
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000078317A priority Critical patent/KR20020049205A/ko
Publication of KR20020049205A publication Critical patent/KR20020049205A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 소자분리막이 형성된 반도체 기판을 제공하는 단계; 상기 소자분리막의 외측 끝단을 노출시키는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이온주입 장벽으로하여 상기 반도체 기판상에 선택적으로 이온주입을 실시하는 단계; 상기 감광막 패턴을 제거하고 게이트를 형성하는 단계; 및 상기 게이트 양측에 LDD(lightly doped drain)구조의 소오스/드레인 영역을 형성하는 단계를 포함하여 구성하는 것을 특징으로 한다. 이에의해, 소자분리막 외측끝단의 반도체 기판내부에 이온주입층을 형성할 수 있다.

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 소자분리막 모서리 부분이 pn 접합의 공핍영역에 포함되는 것을 억제할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 p웰 영역에 소오스/드레인 영역을 형성할 때, n이온이 주입되어 pn 접합을 이룬다. 이 때, 역바이어스가 인가될 경우, pn 접합상에 공핍층(depletion)이 형성된다. 이러한 공핍층의 넓이는 역바이어스 전압의 크기에 비례한다.
여기서, 반도체 소자 제조시, 결함들이 상기 공핍층내에 포함되면 누설전류가 발생하는 특성이 있다.
종래 반도체 소자의 제조방법을 도 1a 및 도 1b에서 상세히 설명해 보면 다음과 같다.
도 1a에 도시된 바와같이, 반도체 기판(1)상에 소자 형성영역을 한정하는 소자분리막(2)을 형성한다. 상기 소자분리막(2)은 STI(Shallow Trench Isolation) 또는 로코스 공정을 이용하여 형성된다. 도면에는 STI 공정을 이용한 소자분리막(2)이 형성되었다.
그 다음 도 1b에 도시된 바와같이, 소자분리막(2)이 형성된 반도체 기판(1)상에 일반적인 게이트 공정을 실시하여 게이트(3)를 형성한 다음, 불순물 이온주입 공정을 실시하여 소오스/드레인 영역(4a, 4b)을 형성한다.
그러나, 종래 기술에 따른 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.
반도체 소자 제조 공정시 상기 게이트(3)와 소자분리막(2)이 미스얼라인 됐을경우, 도 1c에 도시된 바와같이, 상기 불순물 이온주입을 통한 소오스/드레인 영역(4a, 4b) 형성과정에서 미스얼라인된 게이트(3)로 인하여 이온 주입이 않될 수 있다.
이에따라, 상기 소자분리막(2) 코너부분(100)이 pn접합의 공핍층(5)내에 포함됨에 따라, 누설전류 특성이 나빠져 리텐션(retention) 시간 특성이 저하된다.
이 때, 상기 공핍층(5)은 점선으로 이루어진 부분이다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 선택적 이온주입을 통하여 누설전류 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는 것이다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 제조공정도.
도 1c는 종래 기술에 따른 반도체 소자의 제조방법에 대한 문제점을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 제조공정도.
* 도면의 주요 부분에 대한 부호 설명 *
11 : 반도체 기판 12 : 소자분리막
13 : 감광막 패턴 14 : 이온주입층
15 : 게이트 16a, 16b : 소오스/드레인 영역
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 소자분리막이 형성된 반도체 기판을 제공하는 단계; 상기 소자분리막의 외측 끝단을 노출시키는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이온주입 장벽으로하여 상기 반도체 기판상에 선택적으로 이온주입을 실시하는 단계; 상기 감광막 패턴을 제거하고 게이트를 형성하는 단계; 및 상기 게이트 양측에 LDD(lightly doped drain)구조의 소오스/드레인 영역을 형성하는 단계를 포함하여 구성하는 것을 특징으로 한다.
여기서, 상기 이온주입은 산소 및 n형 불순물 중 어느 하나를 선택하여 실시한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 제조방법을 상세히 설명하기 위한 제조공정도이다.
먼저, 도 2a에 도시된 바와같이, 반도체 기판(11) 상부에 소자형성 영역을 한정하는 소자분리막(12)을 형성한다. 상기 소자분리막(12)은 STI(Shallow Trench Isolation) 또는 로코스 공정을 이용하여 형성할 수 있다. 도면에는 STI 공정을 이용한 소자분리막(2)을 형성한다.
상기 소자분리막(12) 형성공정은 도면에는 도시하지 않았지만, 상기 반도체 기판(11) 상부에 패드산화막(미도시) 및 산화억제용 실리콘 질화막(미도시)을 증착한다. 그 다음, 상기 실리콘 질화막 상부에 소자분리 예정영역을 한정하기 위한 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각장벽으로 하여 상기 실리콘 질화막, 패드 산화막 및 반도체 기판(11) 소정부분을 식각하여 트랜치를 형성한다.
이어서, 상기 감광막 패턴을 제거한 후, 결과물 전면상에 갭필 옥사이드막을 매립한다. 그 다음, 상기 갭필 옥사이드막을 연마하여 상기 실리콘 질화막을 노출시킨다. 그 다음, 상기 실리콘 질화막 및 패드산화막을 제거하여 소자분리막(12)을 형성한다.
그 다음 도 2b에 도시된 바와같이, 상기 소자분리막(12)의 외측 끝단을 노출시키는 감광막 패턴(13)을 형성한다. 그 다음 상기 감광막 패턴(13)을 이온주입 장벽으로하여 상기 반도체 기판상에 선택적으로 이온주입을 실시한다. 이에, 이온주입층(14)이 형성된다. 이 때, 상기 이온은 산소이온 또는 n형 불순물 중 어느 하나이다.
그 다음 도 2c에 도시된 바와같이, 상기 감광막 패턴(13)을 제거한 다음, 게이트 공정을 실시한다. 즉, 상기 반도체 기판(11)상에 게이트 절연막과 게이트용 도전막(미도시)을 차례로 증착한다. 그 다음, 상기 게이트용 도전막 및 게이트 절연막을 차례로 패터닝하여 게이트(15) 구조를 형성한다.
이어서, 상기 게이트(15) 구조가 형성된 전체구조 상면에 저농도 불순물 이온주입을 실시한 다음, 상기 게이트 구조 양측벽에 스페이서(미도시) 형성하고, 상기 스페이서 양측에 고농도 불순물 이온주입을 실시하여 LDD 구조의 소오스/드레인 영역(16a, 16b)을 형성한다.
상술한 바와같은 이온주입층은 공정상 발생할 수 있는 게이트 구조의 미스얼라인 등에 의해, 소오스/드레인 영역을 형성하기 위한 불순물 이온주입이 형성되는 않는 소자분리막(12) 모서리 부분을 상기 게이트 구조 형성전 선택적 이온주입을 통하여 불순물을 미리 형성하므로써 누설전류 특성을 양호하게 하여 리텐션(retention) 시간 특성을 향상시킬 수 있다.
상기한 바와같은 본 발명에 따른 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
상기 소자분리막(12)의 모서리 부분에 형성된 이온주입층(14)으로 인하여 반도체 소자 제조 공정시 상기 게이트(15) 구조와 소자분리막(12)이 미스얼라인 됐을경우, 상기 불순물 이온주입을 통한 소오스/드레인 영역(16a, 16b) 형성과정에서 미스얼라인된 게이트(15)로 인한 문제점을 제거할 수 있다.
즉, 상기 소자분리막(12) 코너부분이 pn접합의 공핍층내에 포함되는 것을 억제하여, 누설전류 특성을 개선시킴으로써 리텐션(retention) 시간 특성을 향상시킬 수 있는 효과가 있다.
한편, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 소자분리막이 형성된 반도체 기판을 제공하는 단계;
    상기 소자분리막의 외측 끝단을 노출시키는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 이온주입 장벽으로하여 상기 반도체 기판상에 선택적으로 이온주입을 실시하는 단계;
    상기 감광막 패턴을 제거하고 게이트를 형성하는 단계; 및
    상기 게이트 양측에 LDD(lightly doped drain)구조의 소오스/드레인 영역을 형성하는 단계를 포함하여 구성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 이온주입은 산소 및 n형 불순물 중 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020000078317A 2000-12-19 2000-12-19 반도체 소자의 제조방법 KR20020049205A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000078317A KR20020049205A (ko) 2000-12-19 2000-12-19 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000078317A KR20020049205A (ko) 2000-12-19 2000-12-19 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20020049205A true KR20020049205A (ko) 2002-06-26

Family

ID=27683178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000078317A KR20020049205A (ko) 2000-12-19 2000-12-19 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20020049205A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588643B1 (ko) * 2004-12-24 2006-06-12 동부일렉트로닉스 주식회사 셀로우 트렌치 소자 분리막 제조 방법
KR100877094B1 (ko) * 2002-12-17 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877094B1 (ko) * 2002-12-17 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100588643B1 (ko) * 2004-12-24 2006-06-12 동부일렉트로닉스 주식회사 셀로우 트렌치 소자 분리막 제조 방법

Similar Documents

Publication Publication Date Title
JP2008091905A (ja) ＦｉｎＦＥＴを備えた半導体素子の製造方法
KR100596444B1 (ko) 반도체 소자 및 그의 제조방법
KR100282453B1 (ko) 반도체 소자 및 그 제조방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR20020049205A (ko) 반도체 소자의 제조방법
JP4170270B2 (ja) モストランジスタ及びその製造方法
KR100390907B1 (ko) 반도체 소자의 제조방법
KR100386610B1 (ko) 반도체 소자 및 그 제조방법
KR20000003936A (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR100485004B1 (ko) 에스오아이 반도체 소자 및 그 제조 방법
KR100546124B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100359162B1 (ko) 트랜지스터의 제조 방법
KR100546141B1 (ko) 반도체소자의 트랜지스터 및 그 형성방법
KR100448166B1 (ko) Ｍｏｓ 소자의 게이트 산화막 제조 방법
KR100261166B1 (ko) 반도체 소자의 제조 방법
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR20040058796A (ko) 반도체 소자 및 그 제조 방법
KR100532969B1 (ko) 반도체 소자의 소자분리막 형성방법
KR930001290B1 (ko) 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법
KR100569570B1 (ko) 반도체소자의 모스전계효과 트렌지스터 제조방법
KR100625392B1 (ko) 반도체소자의 제조방법
KR0168198B1 (ko) 반도체 장치의 트렌치형 소자분리방법
KR100305205B1 (ko) 반도체소자의제조방법
KR100239419B1 (ko) 트랜지스터 및 그의 제조 방법
KR20000003574A (ko) 반도체소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination