KR100588643B1 - 셀로우 트렌치 소자 분리막 제조 방법 - Google Patents

셀로우 트렌치 소자 분리막 제조 방법 Download PDF

Info

Publication number
KR100588643B1
KR100588643B1 KR1020040112247A KR20040112247A KR100588643B1 KR 100588643 B1 KR100588643 B1 KR 100588643B1 KR 1020040112247 A KR1020040112247 A KR 1020040112247A KR 20040112247 A KR20040112247 A KR 20040112247A KR 100588643 B1 KR100588643 B1 KR 100588643B1
Authority
KR
South Korea
Prior art keywords
trench
hard mask
oxygen ions
insulating film
oxide film
Prior art date
Application number
KR1020040112247A
Other languages
English (en)
Inventor
정민호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040112247A priority Critical patent/KR100588643B1/ko
Application granted granted Critical
Publication of KR100588643B1 publication Critical patent/KR100588643B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 셀로우 트렌치 소자 분리막 제조 방법에 관한 것으로, 특히 반도체 기판에 패드 절연막과 하드 마스크를 형성하는 단계와, 하드 마스크 및 패드 절연막을 패터닝하고 반도체 기판을 일정 깊이로 식각하여 트렌치를 형성하는 단계와, 트렌치에 갭필 산화막을 형성하고 그 표면을 평탄화하는 단계와, 하드 마스크를 제거한 후에, 트렌치 상부쪽 에지에 산소 이온을 주입하는 단계와, 패드 절연막을 제거한 후에, 후속 어닐 공정에 의해 산소 이온과 기판이 산화되도록 하여 갭필 산화막의 트렌치 에지 부분을 라운딩지게 형성하는 단계를 포함한다. 그러므로 본 발명은 하드 마스크를 제거한 후에, 경사 각도로 산소 이온을 트렌치 상부 에지에 주입함으로써 후속 어닐 공정에 의해 트렌치 상부쪽 에지의 라운딩 효과를 극대화할 수 있어 트랜지스터의 전기적 특성을 향상시킬 수 있다.
트렌치, 소자 분리막, 경사 각도, 트렌치 상부 에지, 라운딩

Description

셀로우 트렌치 소자 분리막 제조 방법{METHOD FOR FORMING SHALLOW TRENCH ISOLATION LAYER}
도 1a 내지 도 1e는 종래 기술에 의한 셀로우 트렌치 소자 분리막 제조 방법을 설명하기 위한 공정 순서도,
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 셀로우 트렌치 소자 분리막 제조 방법을 설명하기 위한 공정 순서도.
본 발명은 반도체 제조 방법에 관한 것으로서, 특히 반도체 장치의 소자간 분리를 위한 STI(Shallow Trench Isolation) 공정시 트렌치 에지 라운딩 효과를 높일 수 있는 셀로우 트렌치 소자 분리막 제조 방법에 관한 것이다.
현재 반도체장치의 제조기술의 발달과 그 응용분야가 확장되어 감에 따라 반도체 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있다. 이러한 반도체 소자의 집적도 증가에 따라 미세 공정기술을 기본으로 한 반도체소자의 미세화 공정에 대한 연구가 추진되고 있다. 반도체 소자의 미세화 기술에 있어서, 소자를 집적화하기 위하여 소자 사이를 분리하는 소자 분리막의 축소 기술이 중요 한 항목중의 하나로 대두되었다.
종래의 소자 분리기술로는 반도체기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자 분리막을 형성하는 로커스(LOCal Oxidation of Silicon: 이하 LOCOS라 함) 기술이 있었는데, 이 기술은 소자 분리막의 측면확산 및 분리막을 원하지 않는 부분에 산화막이 형성되는 버즈 비크(bird's beak)에 의해 소자 분리막의 폭을 감소시키는데 한계가 있었다. 그래서, 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 반도체 소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자 분리 기술이 필요하게 되었다.
이에 등장한 셀로우 트렌치 소자 분리 기술은 반도체기판에 식각 공정으로 셀로우 트렌치를 형성하고 셀로우 트렌치에 절연물질을 매립함으로써 LOCOS에 비해 소자 분리영역의 폭을 크게 축소하는 기술이다.
도 1a 내지 도 1e는 종래 기술에 의한 셀로우 트렌치 소자 분리막 제조 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 종래 셀로우 트랜치 소자 분리막은 다음과 같이 제조된다.
우선 도 1a에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(10) 상부에 패드 절연막(12)과 하드 마스크(14)를 순차적으로 적층한다. 이때, 패드 절연막(12)은 실리콘 산화막(SiO2)으로 형성되며 실리콘 기판(10)과 하드 마스크(14) 사이에서 발생하는 스트레스를 방지하는 역할을 한다. 하드 마스크(14)는 실리콘 질화막(Si3N4)으로 형성되며 셀로우 트렌치 식각 마스크로 사용된다.
그리고 도 1b에 도시된 바와 같이, 하드 마스크(14) 상부에 소자의 활성 영 역 및 비활성 영역을 모트(moat) 패턴(미도시함)을 형성하고, 이 모트 패턴에 의해 드러난 하드 마스크(14)와 패드 절연막(12)을 건식 식각 공정으로 패터닝하면서 실리콘 기판(10)을 소정 깊이, 예를 들어 3000Å 정도 식각하여 셀로우 트렌치(이하, 트렌치라 함)(16)를 형성한다. 그리고 하드 마스크(14) 상부에 있는 모트 패턴을 제거한다.
그 다음 도 1c에 도시된 바와 같이, 트렌치(16)가 형성된 실리콘 기판(10)을 열산화하여 트렌치(16) 내벽에 라이너막(18)을 형성한다. 여기서 라이너막(18)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4) 등으로 형성되는데, 실리콘 기판(10)과 후속 공정에서 형성되는 갭필 산화막의 접착이 용이하게 되도록 하는 역할을 한다.
그리고나서 도 1d에 도시된 바와 같이, HDP(High Density Plasma) 산화막 증착 공정을 진행하여 실리콘 기판(10)의 트렌치에 갭필되도록 갭필 산화막(20)을 증착하고, 갭필 산화막(20)을 화학기계적연마(CMP : Chemical Mechanical Polishing)에 의해 평탄화함으로써 하드 마스크(14) 상부에 있는 갭필 산화막(20)을 모두 제거한다. 이로 인해 트렌치 내부에만 갭필 산화막(20)이 매립된다.
그리고 도 1e에 도시된 바와 같이, 실리콘 기판(10) 상부에 잔류하는 하드 마스크(14)를 습식 식각으로 제거하고 패드 절연막(12)은 세정 공정으로 제거함으로써 종래 기술에 의한 셀로우 트렌치 소자 분리 공정을 완료한다.
그런데 상술한 종래 기술에 의한 셀로우 트렌치 소자 분리막 제조 방법에 의해 트렌치의 상부쪽 에지가 라운딩(rounding)되지 않을 경우 이 부분에 전계가 집 중되어 누설 전류 및 험프 현상(hump phenomena)이 발생하게 된다. 여기서 험프 현상은 라이너막(22)이 후속 공정에 의해 리세스(recess)되어 트렌치 측벽에 기생 수직 트랜지스터가 생성되는데 이러한 기생 트랜지스터에 의해 발생되는 전기적 현상을 일컫는 것이다.
게다가 트렌치 상부쪽 에지가 라운딩되지 않을 경우 트랜지스터의 게이트 절연막이 국부적으로 얇아지는 현상(local gate oxide thinning effect)이 발생하기 때문에 얇아진 게이트 절연막에 의해 트랜지스터의 항복 전압(breakdown voltage)이 낮아지는 등의 소자의 전기적 특성이 저하되는 문제점이 있었다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 트렌치에 갭필 산화막을 형성하고 하드 마스크를 제거한 후에, 경사 각도로 산소 이온을 트렌치 상부 에지에 주입함으로써 후속 어닐 공정에 의해 트렌치 상부쪽 에지의 라운딩 효과를 극대화할 수 있어 트랜지스터의 전기적 특성을 향상시킬 수 있는 셀로우 트렌치 소자 분리막 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판에 셀로우 트렌치 소자 분리막을 제조하는 방법에 있어서, 반도체 기판에 패드 절연막과 하드 마스크를 형성하는 단계와, 하드 마스크 및 패드 절연막을 패터닝하고 반도체 기판을 일정 깊이로 식각하여 트렌치를 형성하는 단계와, 트렌치에 갭필 산화막을 형성하고 그 표면을 평탄화하는 단계와, 하드 마스크를 제거한 후에, 트렌치 상부쪽 에지에 산소 이온을 주입하는 단계와, 패드 절연막을 제거한 후에, 후속 어닐 공정에 의해 산소 이온과 기판이 산화되도록 하여 갭필 산화막의 트렌치 에지 부분을 라운딩지게 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 셀로우 트렌치 소자 분리막 제조 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 일실시예의 셀로우 트렌치 소자 분리막 제조 방법은 다음과 같다.
도 2a에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(100) 상부에 패드 절연막(102)을 50Å∼100Å 두께로 형성하고 그 위에 하드 마스크(104)를 1000Å∼2000Å 두께로 형성한다. 이때, 패드 절연막(102)은 실리콘 산화막(SiO2)으로 형성되며 실리콘 기판(100)과 하드 마스크(104) 사이에서 발생하는 스트레스를 방지하는 역할을 한다. 하드 마스크(104)는 실리콘 질화막(Si3N4)으로 형성되며 셀로우 트렌치의 식각용 마스크로 사용된다.
그리고 도 2b에 도시된 바와 같이, 하드 마스크(104) 상부에 소자의 활성 영역 및 비활성 영역을 모트 패턴(미도시함)을 형성하고, 이 모트 패턴에 의해 드러난 하드 마스크(104)와 패드 절연막(102)을 건식 식각 공정으로 패터닝하면서 실리콘 기판(100)을 소정 깊이, 예를 들어 3000Å 정도 식각하여 트렌치(106)를 형성한다. 그리고 하드 마스크(104) 상부에 있는 모트 패턴을 제거한다.
그 다음 도 2c에 도시된 바와 같이, 실리콘 기판(100)의 트렌치(106) 내벽 에 라이너막(108)을 100Å∼150Å 두께로 형성한다. 여기서 라이너막(108)은 습식 또는 건식 등의 산화 공정으로 실리콘 산화막(SiO2)을 증착해서 형성하한다. 혹은 화학기상증착 공정에 의해 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4) 등을 증착해서 형성한다. 이러한 라이너막(108)은 실리콘 기판(100)과 후속 공정에서 형성되는 갭필 산화막의 접착이 용이하면서 트렌치 계면 결함 제거 등의 역할을 한다.
그리고나서 도 2d에 도시된 바와 같이, 갭필 특성이 우수한 HDP 산화막 증착 공정을 진행하여 실리콘 기판(100)의 트렌치에 갭필되도록 갭필 산화막(110)을 증착하고, 갭필 산화막(110)을 화학기계적연마에 의해 평탄화함으로써 하드 마스크(104) 상부에 있는 갭필 산화막(110)을 모두 제거한다. 이로 인해 트렌치 내부에만 갭필 산화막(110)이 매립된다.
그리고 도 2e에 도시된 바와 같이, 실리콘 기판(100) 상부에 잔류하는 하드 마스크(104)를 인산 용액(H3PO4)을 사용한 습식 식각 공정으로 제거한다.
계속해서 갭필 산화막(110)의 트렌치 상부 에지 부분을 노출시키는 패턴(112)을 형성한 후에, 경사 각도로 산소(O2) 이온을 트렌치 상부 에지(114)쪽 갭필 산화막 또는 기판에 주입한다. 이때 산소 이온 주입은 60KeV 에너지와 1°∼45°의 경사 각도로 이온 주입한다. 이때 패턴(112)은 포토레지스트 패턴으로 이루어진다.
그리고나서 도 2f 및 도 2g에 도시된 바와 같이, 상기 포토레지스트 패턴을 제거하고, 세정 공정을 진행하여 패드 절연막을 제거한다.
이후 후속 반도체 소자의 제조 공정시 어닐 공정을 진행할 경우 갭필 산화막(110)의 트렌치 상부 에지 부분에 주입된 산소(O2) 이온이 기판의 실리콘과 반응하여 산화 공정이 진행된다. 이로 인해 셀로우 트렌치 소자 분리막인 갭필 산화막(110)의 트렌치 상부 에지 부분(116)이 라운딩지게 산화된다.
그러므로 본 발명은 셀로우 트렌치 소자 분리막의 제조 공정시 패드 산화막을 제거하기 전에 트렌치 상부 에지 부분에 산소 이온을 추가 주입함으로써 후속 어닐 공정에 의해 산소 이온과 기판의 실리콘이 반응하여 산화되도록 하여 소자 분리막의 에지 부분을 라운딩지게 한다. 이로 인해 트렌치 에지 부분에 집중되는 전계를 분산하여 누설 전류 등의 전기적 특성 저하를 방지할 수 있다.
한편, 본 발명의 실시예에서는 트렌치 에지 부분에 산소를 이온 주입할 때 패턴을 형성하였지만, 패턴을 형성하지 않고 경사 각도를 조절한 블랭크(blank) 이온 주입 공정으로 트렌치 에지 부분에만 산소 이온을 주입하도록 할 수 있다.
이상 설명한 바와 같이, 본 발명은 트렌치 상부쪽 에지를 라운딩하게 구현하여 트렌치 에지에 전계가 집중되어 발생하는 누설 전류 및 험프 현상을 방지할 뿐만 아니라 트렌치 에지쪽 게이트 절연막이 국부적으로 얇아지는 현상 및 항복 전압이 낮아지는 등의 전기적 특성 저하를 방지하여 소자의 신뢰성 및 수율을 향상시킬 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (4)

  1. 반도체 기판에 셀로우 트렌치 소자 분리막을 제조하는 방법에 있어서,
    상기 반도체 기판에 패드 절연막과 하드 마스크를 형성하는 단계와,
    상기 하드 마스크 및 패드 절연막을 패터닝하고 상기 반도체 기판을 일정 깊이로 식각하여 트렌치를 형성하는 단계와,
    상기 트렌치에 갭필 산화막을 형성하고 그 표면을 평탄화하는 단계와,
    상기 하드 마스크를 제거한 후에, 상기 트렌치 상부쪽 에지에 산소 이온을 주입하는 단계와,
    상기 패드 절연막을 제거한 후에, 후속 어닐 공정에 의해 상기 산소 이온과 기판이 산화되도록 하여 상기 갭필 산화막의 트렌치 에지 부분을 라운딩지게 형성하는 단계
    를 포함하는 셀로우 트렌치 소자 분리막 제조 방법.
  2. 제 1항에 있어서, 상기 산소 이온을 주입하는 단계는,
    경사 각도로 주입하는 것을 특징으로 하는 셀로우 트렌치 소자 분리막 제조 방법.
  3. 제 2항에 있어서, 상기 경사 각도는 1°∼ 45°인 것을 특징으로 하는 셀로우 트렌치 소자 분리막 제조 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 산소 이온을 주입하는 단계는,
    상기 트렌치 상부쪽 에지를 오픈하는 패턴을 형성한 후에 상기 산소 이온을 주입하는 것을 특징으로 하는 셀로우 트렌치 소자 분리막 제조 방법.
KR1020040112247A 2004-12-24 2004-12-24 셀로우 트렌치 소자 분리막 제조 방법 KR100588643B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112247A KR100588643B1 (ko) 2004-12-24 2004-12-24 셀로우 트렌치 소자 분리막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112247A KR100588643B1 (ko) 2004-12-24 2004-12-24 셀로우 트렌치 소자 분리막 제조 방법

Publications (1)

Publication Number Publication Date
KR100588643B1 true KR100588643B1 (ko) 2006-06-12

Family

ID=37182628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112247A KR100588643B1 (ko) 2004-12-24 2004-12-24 셀로우 트렌치 소자 분리막 제조 방법

Country Status (1)

Country Link
KR (1) KR100588643B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192849A (zh) * 2018-11-14 2020-05-22 长鑫存储技术有限公司 半导体结构的形成方法
WO2024064285A1 (en) * 2022-09-23 2024-03-28 Applied Materials, Inc. Middle of line dielectric layer engineering for via void prevention

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195208B1 (ko) 1996-04-15 1999-06-15 윤종용 반도체 장치의 소자분리막 형성 방법
KR20000045908A (ko) * 1998-12-30 2000-07-25 김영환 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20000074522A (ko) * 1999-05-21 2000-12-15 윤종용 트렌치 격리 형성 방법
KR20010060988A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 장치의 분리구조 제조방법
KR20020049205A (ko) * 2000-12-19 2002-06-26 박종섭 반도체 소자의 제조방법
KR20020053565A (ko) * 2000-12-27 2002-07-05 박종섭 반도체 소자의 소자분리막 형성방법
KR20040008643A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
KR20040054077A (ko) * 2002-12-17 2004-06-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195208B1 (ko) 1996-04-15 1999-06-15 윤종용 반도체 장치의 소자분리막 형성 방법
KR20000045908A (ko) * 1998-12-30 2000-07-25 김영환 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20000074522A (ko) * 1999-05-21 2000-12-15 윤종용 트렌치 격리 형성 방법
KR20010060988A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 장치의 분리구조 제조방법
KR20020049205A (ko) * 2000-12-19 2002-06-26 박종섭 반도체 소자의 제조방법
KR20020053565A (ko) * 2000-12-27 2002-07-05 박종섭 반도체 소자의 소자분리막 형성방법
KR20040008643A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
KR20040054077A (ko) * 2002-12-17 2004-06-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192849A (zh) * 2018-11-14 2020-05-22 长鑫存储技术有限公司 半导体结构的形成方法
CN111192849B (zh) * 2018-11-14 2022-09-09 长鑫存储技术有限公司 半导体结构的形成方法
WO2024064285A1 (en) * 2022-09-23 2024-03-28 Applied Materials, Inc. Middle of line dielectric layer engineering for via void prevention

Similar Documents

Publication Publication Date Title
JP2004153236A (ja) 半導体素子の素子分離膜形成方法
JP2001332615A (ja) 半導体素子の製造方法
KR100950749B1 (ko) 반도체소자의 소자분리막 형성방법
KR100588643B1 (ko) 셀로우 트렌치 소자 분리막 제조 방법
KR100355870B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20080084256A (ko) 반도체 소자의 sti 형성공정
KR20070002945A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100427538B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100540340B1 (ko) 반도체 소자의 제조 방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100430681B1 (ko) 반도체소자의 소자분리막 형성방법
KR20030050199A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
KR100533380B1 (ko) 반도체장치의 sti형 소자분리막 형성방법
KR20040055143A (ko) 반도체소자의 소자분리막 제조방법
KR100967203B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100460043B1 (ko) 반도체장치의 소자분리막 형성방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100469761B1 (ko) 소자분리막 형성 방법
KR100663609B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR20050047746A (ko) 반도체 소자의 소자분리막 형성 방법
KR20060000481A (ko) 반도체 소자의 소자분리막 형성방법
KR20000045908A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee