KR20010060988A - 반도체 장치의 분리구조 제조방법 - Google Patents

반도체 장치의 분리구조 제조방법 Download PDF

Info

Publication number
KR20010060988A
KR20010060988A KR1019990063453A KR19990063453A KR20010060988A KR 20010060988 A KR20010060988 A KR 20010060988A KR 1019990063453 A KR1019990063453 A KR 1019990063453A KR 19990063453 A KR19990063453 A KR 19990063453A KR 20010060988 A KR20010060988 A KR 20010060988A
Authority
KR
South Korea
Prior art keywords
oxide film
substrate
trench
nitride film
film
Prior art date
Application number
KR1019990063453A
Other languages
English (en)
Inventor
이석우
김환명
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063453A priority Critical patent/KR20010060988A/ko
Publication of KR20010060988A publication Critical patent/KR20010060988A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 장치의 분리구조 제조방법에 관한 것으로, 종래 반도체 장치의 분리구조 제조방법은 트랜치의 측면 상부측 기판영역인 기판의 첨점부가 노출되어 누설전류가 발생하는 등 반도체 소자의 특성을 열화시키는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부전면에 패드산화막과 질화막을 순차적으로 증착하고, 그 질화막과 패드산화막의 일부를 식각하여 기판의 일부를 노출시킨 후, 건식식각공정을 통해 상기 노출된 기판에 트랜치를 형성하는 단계와; 상기 트랜치의 상부 측면 기판영역인 기판의 첨점부에 산소이온을 이온주입하는 단계와; 상기 트랜치 형성으로 손상된 기판을 복원하기 위해 상기 트랜치의 측면 및 저면에 열산화막을 증착함과 아울러 상기 주입된 산소이온과 기판인 실리콘이 결합되도록 하여 상기 첨점부를 산화시켜 그 첨점부를 둥글게 형성하는 단계와; 상기 구조의 상부전면에 산화막을 증착하고 그 산화막을 평탄화하여 질화막을 노출시키고, 그 노출된 질화막과 하부의 패드산화막을 제거하여 상기 트랜치 내에 위치하는 산화막을 형성하는 단계로 구성하여 기판의 첨점부에 산소이온을 주입한 후, 후속공정인 열산화공정을 통해 그 주입된 이온과 실리콘을 결합시켜 그 첨점부를 산화시킴으로써, 첨점부의 형상을 둥글게 하여 전계의 집중을 방지함으로써, 누설전류의 발생 등을 막아 반도체 장치의 특성이 열화되는 것을 방지하는 효과가 있다.

Description

반도체 장치의 분리구조 제조방법{MANUFACTURING METHOD FOR ISOLATION IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 분리구조 제조방법에 관한 것으로, 특히 얕은 트랜치구조를 형성한 후, 그 트랜치 구조의 상부측면 기판에 산소를 주입하여 그 트랜치 구조의 상부 측면 기판을 둥글게 형성하는데 적당하도록 한 반도체 장치의 분리구조 제조방법에 관한 것이다.
도1a 내지 도1d는 종래 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부전면에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)과 패드산화막(2)의 일부를 제거하여 상기 기판(1)의 일부를 노출시키는 단계(도1a)와; 상기 질화막(3)을 식각마스크로 사용하는 건식식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치를 형성하는 단계(도1b)와; 상기 트랜치의 측면 및 저면에 표면산화막(4)을 형성하는 단계(도1c)와; 상기 구조의 상부전면에 산화막을 증착하고, 평탄화하여 상기 질화막(3)의 상부를 노출시킨 후, 그 질화막(3)과 하부의 패드산화막(2)을 제거하여 상기 트랜치 내에 산화막을 채워 분리구조(5)를 형성하는 단계(도1d)로 구성된다.
이하, 상기와 같이 구성된 종래 반도체 장치의 분리구조 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부전면에 패드산화막(2)과 질화막(3)을 순차적으로 증착한다.
그 다음, 상기 질화막(3)의 상부전면에 포토레지스트(도면 미도시)를 도포하고, 노광 및 현상하여 상기 질화막(3)의 일부를 노출시킨다.
그 다음, 상기 포토레지스트를 식각마스크로 사용하는 식각공정으로 노출된 질화막(3)과 그 하부의 패드산화막(2)을 식각하여 기판(1)의 일부를 노출시킨 후, 상기 포토레지스트 패턴을 제거한다.
그 다음, 도1b에 도시한 바와 같이 상기 질화막(3)을 하드마스크로 사용하는 식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치를 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 산화공정을 통해 상기 트랜치의 측면과 저면에 표면산화막(4)을 형성한다. 이때의 산화공정은 열산화공정을 사용하며, 표면산화막(4) 형성으로 상기 트랜치의 식각시 손상된 영역을 복구하게 된다.
그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부전면에 상기 트랜치가 모두 채워질정도로 두꺼운 산화막을 증착하고, 그 산화막을 평탄화하여 질화막(3)의 상부전면을 노출시킨다.
그 다음, 상기 노출된 질화막(3)과 그 하부의 패드산화막(2)을 선택적으로 제거하여 상기 트랜치 내에 위치하는 산화막인 분리구조(5)를 형성한다.
이와 같이 분리구조(5)를 형성하면 그 분리구조(5)의 측면 상부측인 기판(1)의 첨점부가 노출되며, 이는 소자 제작후 전계의 집중이 발생하여 누설전류가 발생하는 등 소자의 특성을 열화시키는 역할을 한다.
상기한 바와 같이 종래 반도체 장치의 분리구조 제조방법은 트랜치의 측면 상부측 기판영역인 기판의 첨점부가 노출되어, 그 기판영역에 반도체 소자를 형성할 경우 전계의 집중이 발생함으로써, 누설전류가 발생하는 등 반도체 소자의 특성을 열화시키는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 상기 노출되는 기판의 첨점부를 둥글게 형성하여 전계의 집중이 일어나지 않도록 하는 반도체 장치의 분리구조 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 반도체 장치의 분리구조 제조공정 수순단면도.
도2a 내지 도2e는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:패드산화막
3:질화막 4:표면산화막
5:분리구조
상기와 같은 목적은 기판의 상부전면에 패드산화막과 질화막을 순차적으로 증착하고, 그 질화막과 패드산화막의 일부를 식각하여 기판의 일부를 노출시킨 후, 건식식각공정을 통해 상기 노출된 기판에 트랜치를 형성하는 단계와; 상기 트랜치의 상부 측면 기판영역인 기판의 첨점부에 산소이온을 이온주입하는 단계와; 상기 트랜치 형성으로 손상된 기판을 복원하기 위해 상기 트랜치의 측면 및 저면에 열산화막을 증착함과 아울러 상기 주입된 산소이온과 기판인 실리콘이 결합되도록 하여 상기 첨점부를 산화시켜 그 첨점부를 둥글게 형성하는 단계와; 상기 구조의 상부전면에 산화막을 증착하고 그 산화막을 평탄화하여 질화막을 노출시키고, 그 노출된 질화막과 하부의 패드산화막을 제거하여 상기 트랜치 내에 위치하는 산화막을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2e는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 질화막(3)과 패드산화막(2)의 일부를 식각하여 기판(1)의 일부를 노출시키는 단계(도2a)와; 상기 질화막(3)을 식각마스크로 사용하는 식각공정으로 상기 노출된 기판(1)을 식각하여 얕은 트랜치를 형성하는 단계(도2b)와; 경사이온주입공정을 통해 상기 트랜치의 측면 상부영역인 기판(1)의 첨점부에 산소이온을 주입하는 단계(도2c)와; 상기 산소이온이 주입된 트랜치를 산화시켜 그 트랜치의 측면과 저면에 표면산화막(4)을 형성하는 단계(도2d)와; 상기 구조의 상부전면에 산화막을 증착하고, 그 산화막을 평탄화하여 질화막(3)을 노출시킨 후, 그 질화막(3)과 하부의 패드산화막(2)을 제거하여, 상기 트랜치 내에 위치하는 분리구조를 형성하는 단계(도2e)로 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 장치의 분리구조 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착한다.
그 다음, 상기 질화막(3)의 상부전면에 포토레지스트(도면 미도시)를 도포하고, 노광 및 현상하여 상기 질화막(3)의 일부를 노출시키는 패턴을 형성한다.
그 다음, 상기 노출된 질화막(3)과 그 하부의 패드산화막(2)을 제거하여 반도체 기판의 일부를 노출시킨 후, 상기 포토레지스트 패턴을 제거한다.
그 다음, 도2b에 도시한 바와 같이 상기 질화막(3) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치를 형성한다.
그 다음, 도2c에 도시한 바와 같이 경사이온주입공정을 통해 상기 트랜치의측면 상부측 기판영역인 기판(1)의 첨점부에 산소이온을 주입한다.
그 다음, 도2d에 도시한 바와 같이 열산화공정을 통해 상기 트랜치형성의 식각공정으로 손상된 기판을 복원하며, 상기 주입된 산소이온과 기판(1)인 실리콘을 결합시켜 상기 첨점부를 산화시키고, 그 트랜치의 측면 및 저면에 표면산화막(4)을 형성한다.
이와 같이 열산화공정으로 이전의 단계에서 기판(1)의 첨점부에 주입한 이온을 이용하여 상기 첨점부를 산화시킴으로써, 그 첨점부의 기판은 둥근형태를 갖게 된다.
그 다음, 도2e에 도시한 바와 같이 상기 구조의 상부전면에 산화막을 상기 트랜치가 채워질 정도로 두껍게 증착하고, 평탄화하여 상기 질화막(3)을 노출시키고, 그 노출된 질화막(3)과 그 하부의 패드산화막(2)을 노출시켜 상기 트랜치 내에 위치하는 분리구조(5)를 형성한다.
상기한 바와 같이 본 발명 반도체 장치의 분리구조 제조방법은 기판의 첨점부에 산소이온을 주입한 후, 후속공정인 열산화공정을 통해 그 주입된 이온과 실리콘을 결합시켜 그 첨점부를 산화시킴으로써, 첨점부의 형상을 둥글게 하여 전계의 집중을 방지함으로써, 누설전류의 발생 등을 막아 반도체 장치의 특성이 열화되는 것을 방지하는 효과가 있다.

Claims (1)

  1. 기판의 상부전면에 패드산화막과 질화막을 순차적으로 증착하고, 그 질화막과 패드산화막의 일부를 식각하여 기판의 일부를 노출시킨 후, 건식식각공정을 통해 상기 노출된 기판에 트랜치를 형성하는 단계와; 상기 트랜치의 상부 측면 기판영역인 기판의 첨점부에 산소이온을 이온주입하는 단계와; 상기 트랜치 형성으로 손상된 기판을 복원하기 위해 상기 트랜치의 측면 및 저면에 열산화막을 증착함과 아울러 상기 주입된 산소이온과 기판인 실리콘이 결합되도록 하여 상기 첨점부를 산화시켜 그 첨점부를 둥글게 형성하는 단계와; 상기 구조의 상부전면에 산화막을 증착하고 그 산화막을 평탄화하여 질화막을 노출시키고, 그 노출된 질화막과 하부의 패드산화막을 제거하여 상기 트랜치 내에 위치하는 산화막을 형성하는 단계로 구성하여 된 것을 특징으로 하는 반도체 장치의 분리구조 제조방법.
KR1019990063453A 1999-12-28 1999-12-28 반도체 장치의 분리구조 제조방법 KR20010060988A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063453A KR20010060988A (ko) 1999-12-28 1999-12-28 반도체 장치의 분리구조 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063453A KR20010060988A (ko) 1999-12-28 1999-12-28 반도체 장치의 분리구조 제조방법

Publications (1)

Publication Number Publication Date
KR20010060988A true KR20010060988A (ko) 2001-07-07

Family

ID=19630792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063453A KR20010060988A (ko) 1999-12-28 1999-12-28 반도체 장치의 분리구조 제조방법

Country Status (1)

Country Link
KR (1) KR20010060988A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588641B1 (ko) * 2004-12-22 2006-06-12 동부일렉트로닉스 주식회사 트렌치 코너 라운딩 향상 방법
KR100588643B1 (ko) * 2004-12-24 2006-06-12 동부일렉트로닉스 주식회사 셀로우 트렌치 소자 분리막 제조 방법
KR100918773B1 (ko) * 2002-12-23 2009-09-24 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US9978592B2 (en) 2015-04-14 2018-05-22 Industry-Academic Cooperation Foundation, Yonsi University Method for repairing oxide thin film and oxide thin-film device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036132A (ko) * 1996-11-16 1998-08-05 문정환 격리막 형성 방법
KR19980076520A (ko) * 1997-04-10 1998-11-16 문정환 반도체장치의 소자분리방법
JPH11274284A (ja) * 1998-03-19 1999-10-08 Sony Corp 素子分離体の形成方法
JP2000208612A (ja) * 1999-01-14 2000-07-28 Seiko Epson Corp トレンチ素子分離領域を有する半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036132A (ko) * 1996-11-16 1998-08-05 문정환 격리막 형성 방법
KR19980076520A (ko) * 1997-04-10 1998-11-16 문정환 반도체장치의 소자분리방법
JPH11274284A (ja) * 1998-03-19 1999-10-08 Sony Corp 素子分離体の形成方法
JP2000208612A (ja) * 1999-01-14 2000-07-28 Seiko Epson Corp トレンチ素子分離領域を有する半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918773B1 (ko) * 2002-12-23 2009-09-24 매그나칩 반도체 유한회사 반도체 소자의 제조방법
KR100588641B1 (ko) * 2004-12-22 2006-06-12 동부일렉트로닉스 주식회사 트렌치 코너 라운딩 향상 방법
KR100588643B1 (ko) * 2004-12-24 2006-06-12 동부일렉트로닉스 주식회사 셀로우 트렌치 소자 분리막 제조 방법
US9978592B2 (en) 2015-04-14 2018-05-22 Industry-Academic Cooperation Foundation, Yonsi University Method for repairing oxide thin film and oxide thin-film device

Similar Documents

Publication Publication Date Title
KR100480897B1 (ko) 반도체소자의 소자분리막 형성방법
KR20010060988A (ko) 반도체 장치의 분리구조 제조방법
KR100355870B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100687859B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR0131717B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
KR20010001064A (ko) 반도체 장치의 분리구조 제조방법
KR100237013B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR19980028369A (ko) 반도체 소자의 소자 분리막 형성방법
KR100223911B1 (ko) 반도체 소자의 격리영역 형성방법
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
KR100486110B1 (ko) 트렌치 구조의 소자분리막 형성 방법
KR100223262B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100338936B1 (ko) 반도체소자의 격리영역 형성방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100733692B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100460043B1 (ko) 반도체장치의 소자분리막 형성방법
KR100329607B1 (ko) 반도체소자의소자분리절연막형성방법
KR100382551B1 (ko) 반도체 소자의 이중 딥 트렌치 형성 방법
KR20020010806A (ko) 반도체소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application