KR100223911B1 - 반도체 소자의 격리영역 형성방법 - Google Patents
반도체 소자의 격리영역 형성방법 Download PDFInfo
- Publication number
- KR100223911B1 KR100223911B1 KR1019970004155A KR19970004155A KR100223911B1 KR 100223911 B1 KR100223911 B1 KR 100223911B1 KR 1019970004155 A KR1019970004155 A KR 1019970004155A KR 19970004155 A KR19970004155 A KR 19970004155A KR 100223911 B1 KR100223911 B1 KR 100223911B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- semiconductor substrate
- sidewall
- film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
안정적인 소자의 격리영역을 형성하기 위한 반도체 소자의 격리영역 형성방법에 대한 것이다. 이와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 격리영역 형성방법은 반도체 기판이 소정영역 드러나도록 제 1 절연막과 제 2 절연막과 제 3 절연막을 형성하는 공정과, 상기 제 1 절연막과 제 2 절연막 측면에 제 1 측벽절연막을 형성하는 공정과, 상기 제 1 절연막 및 제 3 절연막 측면에 제 2 측벽절연막을 형성하는 공정과, 상기 제 2 측벽절연막 사이의 상기 반도체 기판에 트랜치를 형성하는 공정과, 상기 제 2 측벽절연막 및 상기 제 3 절연막을 제거하는 공정과, 상기 제 2 측벽절연막을 제거한 반도체 기판의 모서리를 라운딩모양으로 형성하는 공정과, 상기 반도체 기판에 제 4 절연막을 형성하는 공정과, 상기 제 2 절연막과 제 4 절연막과 제 1 측벽절연막을 트랜치가 형성된 반도체 기판의 상부보다 더 남도록 평탄화시키는 공정과, 상기 제 2 절연막과 제 1 절연막과 제 1 측벽절연막을 제거하는 공정과, 상기 전면에 제 5 절연막을 형성하는 공정을 포함하여 형성된다.
Description
본 발명은 반도체 소자에 대한 것으로 특히 안정적인 소자의 격리영역을 형성하기 위한 반도체 소자의 격리영역 형성방법에 대한 것이다.
첨부 도면을 참조하여 종래 반도체 소자의 격리영역 형성방법을 설명하면 다음과 같다.
도 1a 내지 1f는 종래 반도체 소자의 격리영역 형성방법을 나타낸 도면이다.
도 1a에 도시한 바와 같이 반도체 기판(1)에 패드산화막(2)과 질화막(3)을 차례로 증착한다. 이후에 격리영역을 형성시킬 부분의 반도체 기판(1)이 드러나도록 패드산화막(2)과 질화막(3)을 제거한다.
도 1b에 도시한 바와 같이 상기 질화막(3)과 산화막을 마스크로 드러난 반도체 기판(1)을 식각하여 트랜치(4)를 형성한다.
도 1c에 도시한 바와 같이 전면에 HDP(High Density Plasma)층(5)을 증착한다.
도 1d에 도시한 바와 같이 그리고 화학적 기계적 연마법(CMP:Chemical Mechanical Polishing)으로 HDP(High Density Plasma)층(5)과 질화막(3)을 평탄화시키는 공정을 한다.
도 1e에 도시한 바와 같이 상기 질화막(3)을 제거한다. 이때 상기 패드 산화막(2)과 상기 HDP(5)의 모서리측도 어느정도 같이 제거되어 상기 트랜치(4) 상부 모서리 영역에 홈이 생긴다.
도 1f에 도시한 바와 같이 전면에 게이트 절연막(6)을 증착한다.
상기와 같은 종래의 반도체 소자의 격리영역 형성방법은 다음과 같은 문제점이 있다.
평탄화 시킨후에 질화막 제거시 트랜치 상부의 모서리 부분이 움푹파이는 현상이 일어고 이 홈에 전계가 집중되어 누설전류가 발생하므로 소자의 열화가 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 안정적으로 동작하는 반도체 소자의 격리영역 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1f는 종래 반도체 소자의 격리영역 형성방법을 나타낸 도면
도 2a 내지 2h는 본 발명 반도체 소자의 격리영역 형성방법을 나타낸 도면
도면의 주요 부분에 대한 부호의 설명
11: 반도체 기판 12: 패드 산화막
13: HLD(High Low Dielectric)층 14: 질화막
15: 측벽절연막 16: 측벽질화막
17: 트랜치 18: 라운딩영역
19: HDP(High Density Plasma)층 20: 게이트 절연막
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 격리영역 형성방법은 반도체 기판이 소정영역 드러나도록 제 1 절연막과 제 2 절연막과 제 3 절연막을 형성하는 공정과, 상기 제 1 절연막과 제 2 절연막 측면에 제 1 측벽절연막을 형성하는 공정과, 상기 제 1 절연막 및 제 3 절연막 측면에 제 2 측벽절연막을 형성하는 공정과, 상기 제 2 측벽절연막 사이의 상기 반도체 기판에 트랜치를 형성하는 공정과, 상기 제 2 측벽절연막 및 상기 제 3 절연막을 제거하는 공정과, 상기 제 2 측벽절연막을 제거한 반도체 기판의 모서리를 라운딩모양으로 형성하는 공정과, 상기 반도체 기판에 제 4 절연막을 형성하는 공정과, 상기 제 2 절연막과 제 4 절연막과 제 1 측벽절연막을 트랜치가 형성된 반도체 기판의 상부보다 더 남도록 평탄화시키는 공정과, 상기 제 2 절연막과 제 1 절연막과 제 1 측벽절연막을 제거하는 공정과, 상기 전면에 제 5 절연막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명 반도체 소자의 격리영역 형성방법을 설명하면 다음과 같다.
도 2a 내지 2h는 본 발명 반도체 소자의 격리영역 형성방법을 나타낸 도면이다.
도 2a에 도시한 바와 같이 반도체 기판(11)에 패드산화막(12)과 HLD(High Low Dielectric)층(13)과 질화막(14)을 차례로 증착한다. 이후에 사진식각으로 격리영역을 형성시킬 부분의 질화막(14)과 HLD(High Low Dielectric)층(13)과 패드산화막(12)을 선택적으로 제거한다.
도 2b에 도시한 바와 같이 전면에 HLD층을 증착한 후 이방성 식각으로 상기 패드산화막(12)과 HLD(High Low Dielectric)층(13)의 측면에 측벽절연막(15)을 형성한다. 그리고 반도체 기판(11)의 전면에 질화막을 증착하고 이방성 식각으로 측벽절연막(15) 및 질화막(14)의 측면에 측벽질화막(16)을 형성하여 이중의 측벽절연막이 형성된다.
도 2c에 도시한 바와 같이 상기 측벽질화막(16)과 질화막(14)을 마스크로 하여 반도체 기판(11)을 식각하여 트랜치(17)를 형성한다.
도 2d에 도시한 바와 같이 상기 측벽질화막(16)과 질화막(14)을 제거한다.
도 2e에 도시한 바와 같이 산화공정으로 상기 측벽질화막(16)이 제거된 트랜치(17) 상부의 반도체 기판(11)의 모서리에 라운딩영역(18)을 형성한다. 그리고 전면에 HDP(High Density Plasma)층(19)을 증착한다.
도 2f에 도시한 바와 같이 화학적 기계적 연마법(CMP:Chemical Mechanical Polishing)으로 HDP층(19)과 HLD층(13)과 측벽절연막(15)을 평탄화시킨다. 평탄화시킬 때 트랜치(17) 상부의 소정높이까지 남도록 평탄화된다.
도 2g에 도시한 바와 같이 HLD층(13)과 패드 산화막(12)과 측벽절연막(15)을 제거한다. 이때 HDP층(19)도 어느정도 같이 식각되는데 이때 HDP층(19)은 트랜치(17)상부의 모서리 부분을 어느정도 감싸줄 만큼 남는다.
도 2h에 도시한 바와 같이 전면에 게이트 절연막(20)을 형성한다.
상기와 같은 본 발명 반도체 소자의 격리영역 형성방법은 다음과 같은 효과가 있다.
트랜치 형성후에 트랜치 상부의 반도체 기판의 모서리를 산화공정으로 둥글게하여 주고, 트랜치 형성전에 이중의 측벽절연막을 이용하여 트랜치 상부에 충분한 HDP층을 확보할 수 있어서 트랜치 상부의 모서리에 전계가 집중되어 이곳으로 전류가 누설되는 현상을 방지하여 소자의 격리영역을 안정되게 형성할 수 있다.
Claims (7)
- 반도체 기판이 소정영역 드러나도록 제 1 절연막과 제 2 절연막과 제 3 절연막을 형성하는 공정과,상기 제 1 절연막과 제 2 절연막 측면에 제 1 측벽절연막을 형성하는 공정과,상기 제 1 절연막 및 제 3 절연막 측면에 제 2 측벽절연막을 형성하는 공정과,상기 제 2 측벽절연막 사이의 상기 반도체 기판에 트랜치를 형성하는 공정과,상기 제 2 측벽절연막 및 상기 제 3 절연막을 제거하는 공정과,상기 제 2 측벽절연막을 제거한 반도체 기판의 모서리를 라운딩모양으로 형성하는 공정과,상기 반도체 기판에 제 4 절연막을 형성하는 공정과,상기 제 2 절연막과 제 4 절연막과 제 1 측벽절연막을 트랜치가 형성된 반도체 기판의 상부보다 더 남도록 평탄화시키는 공정과,상기 제 2 절연막과 제 1 절연막과 제 1 측벽절연막을 제거하는 공정과,상기 전면에 제 5 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
- 제 1 항에 있어서, 상기 제 1 절연막과 상기 제 5 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
- 제 1 항에 있어서, 상기 제 2 절연막과 상기 제 1 측벽절연막은 HLD로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
- 제 1 항에 있어서, 상기 제 3 절연막과 제 2 측벽절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
- 제 1 항에 있어서, 상기 라운딩 모양의 반도체 기판의 모서리는 산화공정으로 형성하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
- 제 1 항에 있어서, 상기 제 4 절연막은 HDP로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
- 제 1 항에 있어서, 상기 평탄화시키는 공정은 화학적 기계적 연마방법(CMP:Chemical Mechanical Polishing)으로 형성하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004155A KR100223911B1 (ko) | 1997-02-12 | 1997-02-12 | 반도체 소자의 격리영역 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004155A KR100223911B1 (ko) | 1997-02-12 | 1997-02-12 | 반도체 소자의 격리영역 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980067843A KR19980067843A (ko) | 1998-10-15 |
| KR100223911B1 true KR100223911B1 (ko) | 1999-10-15 |
Family
ID=19496871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970004155A KR100223911B1 (ko) | 1997-02-12 | 1997-02-12 | 반도체 소자의 격리영역 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223911B1 (ko) |
-
1997
- 1997-02-12 KR KR1019970004155A patent/KR100223911B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980067843A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5830773A (en) | Method for forming semiconductor field region dielectrics having globally planarized upper surfaces | |
| KR19980085035A (ko) | 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법 | |
| KR100223911B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100508535B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100338948B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
| KR100353832B1 (ko) | 반도체 소자의 소자 격리막 형성 방법 | |
| KR100486111B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR20030000129A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20030000127A (ko) | 반도체소자의 제조방법 | |
| KR100259083B1 (ko) | 반도체소자 및 이의 제조방법 | |
| KR100223907B1 (ko) | 반도체 소자의 격리층 형성 방법 | |
| KR20040002241A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100520177B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20010036557A (ko) | 반도체 장치의 분리구조 형성방법 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR20010003615A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100302595B1 (ko) | 모스트랜지스터제조방법 | |
| KR100348307B1 (ko) | 반도체 소자의 소자 격리층 형성 방법 | |
| KR20000003983A (ko) | 트렌치를 이용한 반도체 소자분리막 제조 방법 | |
| KR20040086859A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20010046500A (ko) | 반도체소자의 격리막 형성방법 | |
| KR20020054666A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20010001064A (ko) | 반도체 장치의 분리구조 제조방법 | |
| KR20010019290A (ko) | 반도체소자의 격리영역 형성방법 | |
| KR20010038753A (ko) | 반도체 장치의 분리구조 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070622 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |