KR100223907B1 - 반도체 소자의 격리층 형성 방법 - Google Patents

반도체 소자의 격리층 형성 방법 Download PDF

Info

Publication number
KR100223907B1
KR100223907B1 KR1019960052218A KR19960052218A KR100223907B1 KR 100223907 B1 KR100223907 B1 KR 100223907B1 KR 1019960052218 A KR1019960052218 A KR 1019960052218A KR 19960052218 A KR19960052218 A KR 19960052218A KR 100223907 B1 KR100223907 B1 KR 100223907B1
Authority
KR
South Korea
Prior art keywords
layer
oxide film
forming
trench
semiconductor substrate
Prior art date
Application number
KR1019960052218A
Other languages
English (en)
Other versions
KR19980034230A (ko
Inventor
이욱하
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960052218A priority Critical patent/KR100223907B1/ko
Priority to US08/829,473 priority patent/US5960301A/en
Priority to CN97110593A priority patent/CN1099132C/zh
Priority to JP9245096A priority patent/JP2939538B2/ja
Publication of KR19980034230A publication Critical patent/KR19980034230A/ko
Application granted granted Critical
Publication of KR100223907B1 publication Critical patent/KR100223907B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 격리층 형성에 관한 것으로, 소자 격리 영역의 주변부의 반도체 기판에 일정깊이의 트렌치를 형성하고 그 트렌치에 나이트라이드 물질층을 채운후에 필드 산화 공정을 실시하여 필드 산화 공정에서 O2가 활성 영역으로 치고 들어가 발생하는 소자 격리층의 주변부가 기판보다 낮게 형성되는 현상을 막을 수 있고, 기판의 측면에 가해지는 스트레스를 줄여 그 측면부분이 누설 전류원(Leakage Current Source)으로 작용하는 것을 막을 수 있고, 버즈빅 현상이 발생하는 것을 막아 패드 산화막의 두께에 대한 공정 마진을 크게하는 효과가 있다.

Description

반도체 소자의 격리층 형성 방법
본 발명은 반도체 소자의 격리층에 관한 것으로, 특히 소자의 격리층으로 사용되는 산화막의 이상 성장을 막고, 활성 영역에 가해지는 스트레스를 줄여 소자의 특성을 향상시키는데 적당하도록한 반도체 소자의 격리층 형성 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 장치의 소자의 격리층 형성에 관하여 설명하면 다음과 같다.
도 1a 내지 도 1f는 종래 기술의 소자 격리층의 공정 단면도이다.
종래 기술의 소자 격리층은 나이트라이드 측벽을 이용한 LOCOS공정을 나타낸 것으로, 먼저 반도체 기판(1)상에 패드 산화막(2)을 형성하고 상기 패드 산화막(2) 상에 제 1 나이트라이드층(3)을 형성한다.
그리고 도 1b에서와 같이, 포토레지스트(도면에 도시되지 않음)를 상기 제 1 나이트라이드층(3)상의 전면에 소자 격리영역만 제거되도록 패터닝한다.
이어, 상기 패터닝되어진 포토레지스트를 마스크로하여 노출된 제 1 나이트라이드층(3), 패드 산화막(2)을 차례로 식각한 후 마스크로 사용된 포토레지스트를 제거한다.
그리고 도 1c에서와 같이, 노출된 반도체 기판(1)상에 얇은 산화막(4a)층을 형성하고, 상기 얇은 산화막(4a)을 포함하는 전면에 제 2 나이트라이드층을 형성하고 에치백하여 상기 제 1 나이트라이드층(3)의 측면에 나이트라이드 측벽(5)을 형성한다.
이어, 도 1d에서와 같이, 상기 제 1 나이트라이드층(3), 나이트라이드 측벽(5)을 마스크로하여 노출된 얇은 산화막(4a) 및 반도체 기판(1)의 표면을 식각한다.
그리고 도 1e에서와 같이, 상기 식각 공정으로 노출된 반도체 기판(1)의 표면을 산화시켜 얇은 산화막(4b)층을 형성하고 필드 이온 주입 공정을 실시한다.
이때, 얇은 산화막(4b)층은 필드 이온 주입 공정에서 반도체 기판(1)에 가해지는 스트래스를 줄이기 위한 것이다.
이어, 상기 제 1 나이트라이드층(3) 및 나이트라이드 측벽(5)을 마스크로하여 필드 산화 공정을 실시하여 필드 산화막(6)을 형성한다.
그리고 상기 산화 공정에서 마스크로 사용된 제 1 나이트라이드층(3) 및 나이트라이드 측벽(5) 그리고 패드 산화막(2)을 제거한다.
상기와 같은 종래 기술의 소자 격리층 형성 공정은 나이트라이드 측벽(5)을 이용하여 LOCOS공정을 실시하는 것으로 버즈빅 현상 등의 필드 산화막(6)의 이상 성장을 막기위하여 필드 산화되는 영역의 반도체 기판(1)을 식각한 것이다.
상기와 같은 식각 공정으로 반도체 기판(1)에 트렌치를 형성하고 필드 산화 공정을 실시하여 도 1f에서와 같이 필드 산화막(6)의 주변부가 반도체 기판(1)과 단차를 갖게 된다.
그러므로 최초의 필드 마스크에 의해 정의된 활성 영역으로 필드 산화막이 이상 성장되는 것을 막을 수 있게 된다.
종래 기술의 소자 격리층에서는 정의된 활성 영역으로 필드 산화막이 이상 성장되는 것은 막을 수 있으나, 필드 산화막의 주변부가 반도체 기판의 표면보다 낮게 형성되어 이후의 공정에서 게이트 라인등이 그 부분으로 지나게되면 단차의 발생으로 특성이 저하되는 문제점이 있다.
상기와 같은 단차의 발생은 소자의 평탄화에 영향을 주게되어 금속 배선등에도 영향을 주게된다.
그리고 필드 산화막의 주변부가 반도체 기판의 표면 보다 낮게 형성된 부분으로 공정 마진의 축소를 가져와 공정상의 어려움이 발생하게 된다.
그리고 필드 산화 공정시에 나이트라이드 측벽이 반도체 기판의 측면까지 파고들어 기판에 스트레스를 많이 주게되어 소자의 전기적 특성의 저하를 가져오게된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출한 것으로, 필드 산화막의 이상 성장을 막고, 활성 영역에 가해지는 스트레스를 줄여 소자의 특성을 향상 시킬 수 있는 반도체 소자의 격리층 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 종래 기술의 소자 격리층의 공정 단면도
도 2a 내지 도 2j는 본 발명에 따른 소자 격리층의 공정 단면도
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 패드 산화막
22 : 제 1 나이트라이드층 23 : 폴리 실리콘층
24 : SOG층 25 : 얇은 산화막
26 : 제 2 나이트라이드층 27 : 나이트라이드 측벽
28 : 제 1 필드 산화막 29 : 제 2 필드 산화막
본 발명의 반도체 소자의 격리층 형성 방법은 반도체 기판에 활성 영역들과 그 활성 영역들을 격리하기 위한 소자 격리 영역을 갖는 반도체 소자의 격리층 형성에 있어서, 반도체 기판의 활성영역상에 질화막층을 형성하고 소자격리영역의 주변부 기판을 일정 깊이로 식각하여 트랜치를 형성하는 공정, 상기 트렌치를 포함하는 소자격리영역상에 얇은 산화막을 형성하는 공정, 트렌치를 매립하고 소자격리영역의 주변부에만 측벽 형태로 형성되는 나이트라이드 측벽을 형성하는 공정, 필드 산화를 실시하여 필드 산화막을 형성하고 트렌치를 매립하고 있는 나이트라이드 측벽을 제거하고 그 영역에 산화막을 채워넣는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 격리층 형성 방법에 관하여 설명하면 다음과 같다.
도 2a 내지 도 2j는 본 발명에 따른 소자 격리층의 공정 단면도이다.
먼저, 도 2a에서와 같이, 반도체 기판(20)상에 패드 산화막(21)을 형성하고, 상기 패드 산화막(21)상에 제 1 나이트라이드층(22)을 형성한다.
이어, 도 2b에서와 같이, 소자 격리 영역의 제 1 나이트라이드층(22), 패드 산화막(21)을 선택적으로 식각하여 소자 격리 영역의 반도체 기판(20)이 노출되도록 트렌치를 형성한다.
그리고 상기 노출된 반도체 기판(20)을 포함하는 제 1 나이트라이드층(22)의 전면에 폴리 실리콘층(23)을 형성한다.
이어, 도 2c에서와 같이, 상기 폴리 실리콘층(23)의 전면에 SOG층(24)을 형성하고 에치백하여 소자 격리 영역의 트렌치 부분에만 남도록 한다.
그리고 트렌치가 형성된 소자 격리 영역의 주변부의 반도체 기판(20)을 일정 깊이로 식각하기위한 공정을 진행하는데 이 공정을 진행하는데 이 공정은 두가지의 방법으로 진행시킬 수 있다.
먼저, 첫 번째의 방법은 다음과 같다. 도 2d에서와 같이, 상기 SOG층(24)과 제 1 나이트라이드층(22)을 마스크로 하여 노출된 폴리 실리콘층(23)을 식각하여 반도체 기판(20)을 노출시킨다.
이어, 도 2e와 도 2f에서와 같이, 상기 SOG층(24)을 제거하고, 노출된 폴리 실리콘층(23)과 반도체 기판(20)을 에치백하여 반도체 기판(20)에 트렌치를 형성한다.
그리고 다른 방법은 다음과 같은 순서로 진행된다.
도 2d'에서와 같이, 상기 SOG층(24)을 마스크로하여 노출된 폴리 실리콘층(23)의 식각공정을 진행하여 제 1 나이트라이드층(22)이 노출되면 노출된 제 1 나이트라이드층(22), SOG층(24)을 마스크로하여 노출된 폴리 실리콘층(23)과 반도체 기판(20)의 일정 깊이까지 계속 식각한다.
이어, 도 2e'와 도 2f에서와 같이, 마스크로 사용된 SOG층(24)과 남아 있는 폴리 실리콘층(23)을 제거한다.
상기와 같은 두 가지 방법의 어느하나로 도 2f에서와 같이, 소자 격리 영역의 주변부가 되는 반도체 기판(20)에 일정 깊이의 트렌치를 형성한 후에 도 2g에서와 같이, 상기의 트렌치를 포함하는 반도체 기판(20)의 표면에 얇은 산화막(25)을 형성한다.
이어, 소자 격리 영역에 필드 이온 주입 공정을 하고 그 영역을 포함하는 전면에 제 2 나이트라이드층(26)을 형성한다.
그리고 도 2h에서와 같이, 상기 제 2 나이트라이드층(26)을 에치백하여 제 1 나이트라이드층(22)의 측면에 나이트라이드층 측벽(27)을 형성한다.
이어, 도 2i에서와 같이, 상기 제 1 나이트라이드층(22)과 나이트라이드층 측벽(27)을 마스크로하여 필드 산화 공정을 실시하여 제 1 필드 산화막(28)을 형성하고 상기 제 1 나이트라이드층(22), 나이트라이드층 측벽(27) 그리고 제 1 나이트라이드층(22)의 하측의 패드 산화막(21)을 제거한다.
그리고 도 2j에서와 같이, 상기 나이트라이드층 측벽(27)이 제거된 트렌치 부분을 포함하는 전면에 CVD공정으로 산화막을 증착하고 에치백하여 그 트렌치 부분이 완전 매립되는 제 2 필드 산화막(29)을 형성한다.
상기와 같은 본 발명의 소자 격리층의 형성 공정은 소자 격리 영역의 주변부의 반도체 기판(20)을 일정 깊이로 식각하고 그 식각된 부분에 나이트라이드층 측벽(27)을 형성하여 그를 마스크로 필드 산화 공정을 실시한 것이다.
본 발명의 반도체 소자의 격리층 형성 방법은 소자 격리층이 형성되는 부분의 주변부를 식각하여 그 식각된 부분에 마스크로 사용되는 나이트라이드 측벽을 형성하여 필드 산화 공정을 실시하므로 다음과 같은 효과가 있다.
첫째, 필드 산화 공정에서 O2가 활성 영역으로 치고 들어가 발생하는 소자 격리층의 주변부가 기판보다 낮게 형성되는 현상을 막을 수 있다.
둘째, 기판의 측면에 가해지는 스트레스를 줄여 그 측면부분이 누설 전류원(Leakage Current Source)으로 작용하는 것을 막을 수 있다.
셋째, 버즈빅 현상이 발생하는 것을 막아 패드 산화막의 두께에 대한 공정 마진을 크게하는 효과가 있다.

Claims (4)

  1. 반도체 기판에 활성 영역들과 그 활성 영역들을 격리하기 위한 소자 격리 영역을 갖는 반도체 소자의 격리층 형성에 있어서, 반도체 기판의 활성 영역상에 질화막층을 형성하고 소자 격리 영역의 주변부 기판을 일정 깊이로 식각하여 트렌치를 형성하는 공정, 상기 트렌치를 포함하는 소자 격리 영역상에 얇은 산화막을 형성하는 공정, 트렌치를 매립하고 소자 격리 영역의 주변부에만 측벽 형태로 형성되는 나이트라이드 측벽을 형성하는 공정, 필드 산화를 실시하여 필드 산화막을 형성하고 트렌치를 매립하고 나이트라이드 측벽을 제거하고 그 영역에 산화막을 채워넣는 공정을 포함하는 것을 특징으로 하는 반도체소자의 격리층 형성 방법.
  2. 반도체 기판상에 패드 산화막, 제 1 나이트라이드층을 차례로 형성하고, 상기 제 1 나이트라이드층, 패드 산화막을 선택적으로 식각하는 공정과, 상기 노출된 반도체 기판을 포함하는 제 1 나이트라이드층의 전면에 폴리 실리콘층, SOG층을 차례로 형성하고 에치백 공정으로 SOG층이 소자 격리 영역에만 남도록하는 공정과, 상기 SOG층과 제 1 나이트라이드층을 마스크로 하여 노출된 폴리 실리콘층을 식각하여 반도체 기판을 에치백하여 반도체 기판에 트렌치를 형성하는 공정과, 상기의 트렌치를 포함하는 소자 격리 영역의 반도체 기판 표면에 얇은 산화막을 형성한 후, 필드 이온 주입 공정을 하고 그 영역을 포함하는 전면에 제 2 나이트라이드층을 형성하는 공정과, 상기 제 2 나이트라이드층을 에치백하여 제 1 나이트라이드층의 측면에 나이트라이드 측벽을 형성하고 필드 산화 공정을 실시하여 제 1 필드 산화막을 형성하는 공정과, 상기의 제 1 나이트라이드층, 나이트라이드 측벽 그리고 제 1 나이트라이드층의 하측의 패드 산화막을 제거하는 공정과, 상기 트렌치 부분이 완전 매립되는 제 2 필드 산화막을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 격리층 형성 방법.
  3. 제 2 항에 있어서, 트렌치를 형성하는 공정은 상기 에치백 공정으로 소자 격리 영역에만 남겨진 SOG층과 제 1 나이트라이드층을 마스크로하여 노출된 폴리 실리콘층 및 반도체 기판을 일정 깊이까지 식각하는 공정과, 상기 공정에서 마스크로 사용된 SOG층과 그 하측에 남아 있는 폴리 실리콘층을 제거하는 공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 격리층 형성 방법.
  4. 제 2 항에 있어서, 제 2 필드 산화막은 CVD공정으로 산화막을 트렌치를 포함하는 전면에 증착하고 에치백하여 형성하는 것을 특징으로 하는 반도체 소자의 격리층 형성 방법.
KR1019960052218A 1996-11-06 1996-11-06 반도체 소자의 격리층 형성 방법 KR100223907B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960052218A KR100223907B1 (ko) 1996-11-06 1996-11-06 반도체 소자의 격리층 형성 방법
US08/829,473 US5960301A (en) 1996-11-06 1997-04-16 Method of forming isolation layer of semiconductor device
CN97110593A CN1099132C (zh) 1996-11-06 1997-04-22 形成半导体器件的隔离层的方法
JP9245096A JP2939538B2 (ja) 1996-11-06 1997-09-10 半導体素子の隔離層形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052218A KR100223907B1 (ko) 1996-11-06 1996-11-06 반도체 소자의 격리층 형성 방법

Publications (2)

Publication Number Publication Date
KR19980034230A KR19980034230A (ko) 1998-08-05
KR100223907B1 true KR100223907B1 (ko) 1999-10-15

Family

ID=19480905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052218A KR100223907B1 (ko) 1996-11-06 1996-11-06 반도체 소자의 격리층 형성 방법

Country Status (4)

Country Link
US (1) US5960301A (ko)
JP (1) JP2939538B2 (ko)
KR (1) KR100223907B1 (ko)
CN (1) CN1099132C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017386A1 (en) * 2000-08-21 2002-02-28 Koninklijke Philips Electronics N.V. Process for forming shallow isolating regions in an integrated circuit and an integrated circuit thus formed

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法
JPH05275528A (ja) * 1992-03-27 1993-10-22 Sharp Corp 素子分離領域の形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432118A (en) * 1994-06-28 1995-07-11 Motorola, Inc. Process for forming field isolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法
JPH05275528A (ja) * 1992-03-27 1993-10-22 Sharp Corp 素子分離領域の形成方法

Also Published As

Publication number Publication date
KR19980034230A (ko) 1998-08-05
JPH10144680A (ja) 1998-05-29
JP2939538B2 (ja) 1999-08-25
CN1181623A (zh) 1998-05-13
US5960301A (en) 1999-09-28
CN1099132C (zh) 2003-01-15

Similar Documents

Publication Publication Date Title
KR20070069405A (ko) 반도체소자의 제조방법
KR100223907B1 (ko) 반도체 소자의 격리층 형성 방법
KR100186514B1 (ko) 반도체 소자의 격리영역 형성방법
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
KR100226739B1 (ko) 반도체 소자의 제조방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
KR100271661B1 (ko) 반도체 소자 제조방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100389911B1 (ko) 트렌치 소자 분리 방법
KR100302595B1 (ko) 모스트랜지스터제조방법
KR100237013B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR20010082901A (ko) 반도체소자의 격리막 형성방법
KR100223911B1 (ko) 반도체 소자의 격리영역 형성방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100382551B1 (ko) 반도체 소자의 이중 딥 트렌치 형성 방법
KR100252859B1 (ko) 반도체 소자의 제조방법
KR100259083B1 (ko) 반도체소자 및 이의 제조방법
KR100261867B1 (ko) 모스 트랜지스터의 게이트 전극 및 그 형성 방법
KR20010001064A (ko) 반도체 장치의 분리구조 제조방법
JPH10209269A (ja) トレンチと選択酸化を組み合わせるための分離方法
KR20020009767A (ko) 반도체 소자의 제조방법
KR20000051805A (ko) 반도체 메모리 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee