KR20020009767A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20020009767A
KR20020009767A KR1020000043194A KR20000043194A KR20020009767A KR 20020009767 A KR20020009767 A KR 20020009767A KR 1020000043194 A KR1020000043194 A KR 1020000043194A KR 20000043194 A KR20000043194 A KR 20000043194A KR 20020009767 A KR20020009767 A KR 20020009767A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
trench
insulating film
insulation layer
semiconductor device
Prior art date
Application number
KR1020000043194A
Other languages
English (en)
Inventor
박정렬
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000043194A priority Critical patent/KR20020009767A/ko
Publication of KR20020009767A publication Critical patent/KR20020009767A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

본 발명은 집적도를 높이는데 적당한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판상에 제 1 절연막을 증착하는 단계와, 상기 제 1 절연막 및 그 하부의 반도체 기판을 식각하여 소정깊이로 트랜치를 형성하는 단계와, 상기 트랜치를 포함한 상기 반도체 기판의 전면에 제 2 절연막을 증착하는 단계와, 상기 트랜치 내부의 상기 반도체 기판의 측면에만 남도록 상기 제 2 절연막을 선택적으로 제거하여 상기 트랜치 하부의 반도체 기판을 노출시키는 단계와, 상기 노출된 반도체 기판 및 그에 인접한 영역의 상기 반도체 기판을 소정깊이로 식각하는 단계와, 상기 반도체 기판이 식각된 트랜치 하부 영역에 제 3 절연막을 형성하는 단계와, 상기 제 2 절연막을 제거하고 상기 트랜치 내부가 매립되도록 제 4 절연막을 형성하는 단계를 포함하여 형성한다.

Description

반도체 소자의 제조방법{Method for Fabricating of Semiconductor Device}
본 발명은 반도체 소자에 관한 것으로 특히, 집적도 및 소자간 분리 효율을 높이는데 적당한 반도체 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술의 반도체 소자의 제조방법을 설명하면 다음과 같다.
참고로 종래 기술은 STI(Shallow Trench Isolation) 공정으로 소자간 분리 영역(Isolation)을 형성하는 방법이다.
도 1a 내지 도 1d는 종래 반도체 소자의 제조공정 단면도이다.
우선, 도 1a에 도시된 바와 같이 반도체 기판(11)상에 질화막(12)을 증착하고, 상기 질화막(12)상에 포토레지스트(13)를 도포한 후 노광 및 현상 공정으로 상기 질화막(12)이 일부분이 노출되도록 상기 포토레지스트(13)를 패터닝한다.
그리고, 도 1b에 도시된 바와 같이 상기 패터닝된 포토레지스트(13)를 마스크로 상기 노출된 질화막(12) 및 그 하부의 반도체 기판(11)을 식각하여 트랜치(14)를 형성하고, 상기 포토레지스트(13)를 제거한다.
그리고, 도 1c에 도시된 바와 같이 상기 트랜치(14)가 매립되도록 상기 트랜치(14)를 포함한 반도체 기판(11)의 전면에 산화막(15)을 증착한다.
이어, CMP(Chemical Mechanical Polishing) 공정으로 상기 질화막(12)이 노출되도록 상기 산화막(15)을 제거하여 상기 트랜치(14) 내부의 산화막(15)으로 소자 격리영역(15a)을 형성하여 종래 반도체 소자를 완성한다.
그러나, 상기와 같은 종래의 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, 반도체 소자에 절연파괴 현상이 발생되어 반도체 소자의 신뢰성을 저하시킨다.
둘째, 반도체 소자의 집적도가 증가되면 이에 비례하여 절연파괴 현상이 증가되므로 소자의 집적도를 저하시키는 원인이 되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 집적도를 높이는데 적당한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 반도체 소자의 제조공정 단면도
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도
도면의 주요 부분에 대한 부호설명
21 : 반도체 기판 22 : 제 1 질화막
23 : 포토레지스트 24 : 트랜치
25 : 제 2 질화막 25a : 질화막 측벽
26 : 제 1 산화막 27 : 제 2 산화막
27a : 소자 격리영역
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 제 1 절연막을 증착하는 단계와, 상기 제 1 절연막 및 그 하부의 반도체 기판을 식각하여 소정깊이로 트랜치를 형성하는 단계와, 상기 트랜치를 포함한 상기 반도체 기판의 전면에 제 2 절연막을 증착하는 단계와, 상기 트랜치 내부의 상기 반도체 기판의 측면에만 남도록 상기 제 2 절연막을 선택적으로 제거하여 상기 트랜치 하부의 반도체 기판을 노출시키는 단계와, 상기 노출된 반도체 기판 및 그에 인접한 영역의 상기 반도체 기판을 소정깊이로 식각하는 단계와, 상기 반도체 기판이 식각된 트랜치 하부 영역에 제 3 절연막을 형성하는 단계와, 상기 제 2 절연막을 제거하고 상기 트랜치 내부가 매립되도록 제 4 절연막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법은 설명하면 다음과 같다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이다.
우선, 도 2a에 도시된 바와 같이 반도체 기판(21)상에 제 1 질화막(22)을 증착하고, 상기 제 1 질화막(22)상에 포토레지스트(23)를 도포한 후 노광 및 현상 공정으로 상기 포토레지스트(23)를 패터닝하여 상기 제 1 질화막(22)의 일부분을 노출시킨다.
그리고, 도 2b에 도시된 바와 같이 상기 패터닝된 포토레지스트(23)를 마스크로 이용하여 상기 노출된 제 1 질화막(22)과 그 하부의 반도체 기판(21)을 식각하여 트랜치(24)를 형성하고, 상기 포토레지스트(23)를 제거한다.
그리고, 도 2c에 도시된 바와 같이 상기 트랜치(24)를 포함한 상기 반도체 기판(21)의 전면에 제 2 질화막(25)을 증착한다.
이어, 도 2d에 도시된 바와 같이 상기 트랜치(24) 내부의 상기 반도체 기판(21)의 측면에만 남도록 상기 제 2 질화막(25)을 건식각(Dry-etch)하여 질화막 측벽(25a)을 형성한다.
이때, 상기 식각 공정으로 상기 트랜치(24) 하부의 상기 반도체 기판(21)이 노출된다.
그리고, 도 2e에 도시된 바와 같이 상기 제 1 질화막(22)과 질화막 측벽(25a)을 마스크로 이용하여 상기 반도체 기판(21)을 습식각(Wet-etch)하여 상기 트랜치(24) 하부의 노출된 상기 반도체 기판(21) 및 그에 인접한 영역을 소정 깊이로 제거한다.
이어, 도 2f에 도시된 바와 같이 열산화 공정으로 상기 트랜치(24) 하부의 반도체 기판(21)에 제 1 산화막(26)을 성장시킨다.
그리고, 도 2g에 도시된 바와 같이 습식각으로 상기 질화막 측벽(25a)을 제거하고, 상기 트랜치(24)가 매립되도록 상기 트랜치를 포함한 반도체 기판(21)의전면에 제 2 산화막(27)을 증착한다.
이어, 도 2h에 도시된 바와 같이 CMP 공정으로 상기 제 1 질화막(22)의 상부 표면이 노출되도록 상기 제 2 산화막(27)을 제거하여 소자 격리 영역(27a)을 형성하여 본 발명에 따른 반도체 소자를 완성한다.
상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 소자 격리영역을 보다 깊게 형성하여 반도체 소자간의 절연효율을 향상시키므로써 반도체 소자의 신뢰성을 향상시킬 수 있다.
둘째, 반도체 소자간의 절연효율 향상시킬 수 있으므로 소자의 집적화에 따른 절연파괴 현상을 방지할 수 있으므로 반도체 소자의 집적도를 높일 수 있다.

Claims (4)

  1. 반도체 기판상에 제 1 절연막을 증착하는 단계;
    상기 제 1 절연막 및 그 하부의 반도체 기판을 식각하여 소정깊이로 트랜치를 형성하는 단계;
    상기 트랜치를 포함한 상기 반도체 기판의 전면에 제 2 절연막을 증착하는 단계;
    상기 트랜치 내부의 상기 반도체 기판의 측면에만 남도록 상기 제 2 절연막을 선택적으로 제거하여 상기 트랜치 하부의 반도체 기판을 노출시키는 단계;
    상기 노출된 반도체 기판 및 그에 인접한 영역의 상기 반도체 기판을 소정깊이로 식각하는 단계;
    상기 반도체 기판이 식각된 트랜치 하부 영역에 제 3 절연막을 형성하는 단계;
    상기 제 2 절연막을 제거하고 상기 트랜치 내부가 매립되도록 제 4 절연막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서, 상기 제 1 절연막 및 제 2 절연막은 질화막으로 형성함을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1항에 있어서, 상기 제 3 절연막 및 제 4 절연막은 산화막으로 형성함을특징으로 하는 반도체 소자의 제조방법.
  4. 제 1항에 있어서, 상기 트랜치 하부의 상기 반도체 기판은 상기 제 1 절연막과 제 2 절연막을 마스크로 이용하여 습식각(wet-each)함을 특징으로 하는 반도체 소자의 제조방법.
KR1020000043194A 2000-07-26 2000-07-26 반도체 소자의 제조방법 KR20020009767A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043194A KR20020009767A (ko) 2000-07-26 2000-07-26 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043194A KR20020009767A (ko) 2000-07-26 2000-07-26 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20020009767A true KR20020009767A (ko) 2002-02-02

Family

ID=19680168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043194A KR20020009767A (ko) 2000-07-26 2000-07-26 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20020009767A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717960B1 (ko) * 2004-07-12 2007-05-14 전자부품연구원 초전도 전극을 이용한 나노스토리지 강유전체 매체구조 및그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717960B1 (ko) * 2004-07-12 2007-05-14 전자부품연구원 초전도 전극을 이용한 나노스토리지 강유전체 매체구조 및그 제조방법

Similar Documents

Publication Publication Date Title
KR100273615B1 (ko) 반도체장치및그제조방법
JPH03101147A (ja) 半導体装置の製造方法
KR100219043B1 (ko) 반도체 장치의 소자분리막 형성 방법
KR20020009767A (ko) 반도체 소자의 제조방법
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
KR100687854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20020072984A (ko) 서로 다른 크기를 갖는 트렌치 격리 구조 및 이를형성하는 방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR100223907B1 (ko) 반도체 소자의 격리층 형성 방법
KR100333378B1 (ko) 반도체 소자의 제조방법
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR100338938B1 (ko) 반도체 장치의 분리구조 제조방법
KR20030002363A (ko) Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR20000051689A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100221633B1 (ko) 소자격리 방법
KR100227635B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20010003442A (ko) 반도체 소자의 배선 형성방법
KR20050119412A (ko) 누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법
KR20020042312A (ko) 반도체 디바이스 및 그 제조방법
KR20040059261A (ko) 반도체 소자의 샐로우 트렌치 분리막 구조 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination