KR20030002363A - Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 - Google Patents
Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR20030002363A KR20030002363A KR1020010037931A KR20010037931A KR20030002363A KR 20030002363 A KR20030002363 A KR 20030002363A KR 1020010037931 A KR1020010037931 A KR 1020010037931A KR 20010037931 A KR20010037931 A KR 20010037931A KR 20030002363 A KR20030002363 A KR 20030002363A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- region
- film
- depth
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 STI 및 DTI를 갖는 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 기판의 제 1영역 및 제 2영역에 질화막 및 패드 산화막을 패터닝하고 기판을 식각하여 기판 전체에 제 1깊이를 갖는 STI구조의 트렌치를 형성하며, 제 1깊이의 트렌치가 형성된 제 1 및 제 2영역의 구조물 상부에 절연막을 형성하고 트렌치가 매립되도록 갭필막을 형성하며, 제 2영역에서 갭필막을 제거하고 제 2영역의 절연막을 식각하여 해당 영역의 제 1트렌치 측벽에 스페이서를 형성하며, 스페이서에 의해 드러난 제 2영역의 트렌치 기판을 식각하여 제 2깊이를 갖는 DTI구조의 트렌치를 형성한 후에, 제 2영역의 트렌치 측벽에 있는 스페이서를 제거하고 제 1영역의 갭필막 및 절연막을 제거한다. 그러므로, 본 발명은 서로 다른 트렌치 깊이를 갖는 STI구조 및 DTI구조의 소자분리막을 동일한 기판에 제조할 수 있으며 그 제조 공정을 단순화한다.
Description
본 발명은 반도체장치의 소자분리막 제조 방법에 관한 것으로서, 특히 트렌치 구조의 소자분리 공정시 얕은 트렌치(shallow trench)와 깊은 트렌치(deep trench isolation)를 동일한 기판 상에 구현할 수 있는 STI 및 DTI를 갖는 반도체 장치의 제조방법에 관한 것이다.
반도체 장치의 집적도의 증가가 증가함에 따라서 디자인 룰은 감소한다. 이에 따라 반도체 소자 사이를 분리하는 소자분리막의 크기도 같은 스케일 만큼 축소된다. 일반적인 LOCOS(LOCal Oxidation Silicon) 소자 분리막은 버즈 비크(bird's beak)가 활성영역(active region)을 잠식하여 원하는 활성 영역을 확보하기 어렵다는 문제점이 있었다.
이러한 문제점을 개선한 트렌치 구조의 소자분리 기술이 등장하게 되었다. 이 트렌치 소자분리방법은 반도체 기판에 적당한 깊이의 트렌치를 형성하고 이 트렌치의 내부에 절연막을 갭필(gap-fill)시키는 것이다.
그런데, 종래 기술에 의한 트렌치 소자분리방법은 트렌치의 깊이에 따라 얕은 트렌치 소자분리(Shallow Trench Isolation: 이하 STI라 함)과 깊은 트렌치 소자분리(Deep Trench Isolation: 이하 DTI라 함)으로 구분된다. 즉, STI는 소자분리막의 두께를 결정하는 트렌치 깊이가 기판의 수직방향으로부터 비교적 얕다. 반면에, DTI는 트렌치의 깊이가 기판의 수직방향으로부터 깊다.
이와 같은 STI 및 DTI 구조의 소자분리막은 LOCOS에 비해 버즈 비크를 생성시키지 않으므로 기판의 활성영역을 침식하지 않고 그대로 보존할 수 있다. 더욱이, 차세대 소자와 플래시 메모리 및 SRAM 등과 같은 반도체 메모리소자에서는 DTI구조의 소자분리막의 역할이 매우 중요해진다.
하지만, DTI 구조의 소자분리막의 제조 공정시 동일한 기판 상에 STI 구조의 소자분리막도 형성하게 되는데, 2개의 서로 다른 깊이의 트렌치를 구현하는 것이 그리 단순하지 않다.
본 발명의 목적은 상와 같은 종래 기술의 문제점을 해결하기 위하여 기판 전체에 제 1깊이의 트렌치를 형성하고 STI 영역의 트렌치에는 절연막과 갭필막을 형성하고, DTI 영역에는 갭필막을 제거하고 트렌치 측벽에 스페이서를 형성한 후에 제 2깊이의 트렌치를 형성함으로써 서로 다른 트렌치 깊이를 갖는 소자분리막을 동일한 기판에 제조할 수 있으며 그 제조 공정을 단순화하는 STI 및 DTI를 갖는 반도체 장치의 제조방법을 제공하는데 있다.
도 1 내지 도 6은 본 발명에 따른 STI 및 DTI를 갖는 반도체 장치의 제조방법을 설명하기 위한 공정 순서도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 반도체 기판 12 : 패드 산화막
14 : 질화막 16 : 포토레지스트 패턴
17 : 제 1깊이의 트렌치 18 : 절연막
20 : 갭필막 22 : 스페이서
24 : 제 2깊이의 트렌치 A : 제 1영역
B : 제 2영역
상기 목적을 달성하기 위하여 본 발명은 반도체 기판에 제 1깊이와 제 2깊이를 갖는 트렌치형 소자분리막을 형성하는 방법에 있어서, 반도체 기판의 제 1영역 및 제 2영역에 패드 산화막과, 질화막 및 포토레지스트 패턴을 형성하고 포토레지스트 패턴에 맞추어 질화막 및 패드 산화막을 패터닝하고 기판을 식각하여 제 1깊이를 갖는 트렌치를 형성하는 단계와, 제 1깊이의 트렌치가 형성된 제 1 및 제 2영역의 구조물 상부에 절연막을 형성하고 트렌치가 매립되도록 갭필막을 형성하는 단계와, 제 2영역에서 갭필막을 제거하고 제 2영역의 절연막을 식각하여 해당 영역의제 1트렌치 측벽에 스페이서를 형성하는 단계와, 스페이서에 의해 드러난 제 2영역의 트렌치 기판을 식각하여 제 2깊이를 갖는 트렌치를 형성하는 단계와, 제 2영역의 트렌치 측벽에 있는 스페이서를 제거하고 제 1영역의 갭필막 및 절연막을 제거하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 1 내지 도 6은 본 발명에 따른 STI 및 DTI를 갖는 반도체 장치의 제조방법을 설명하기 위한 공정 순서도이다. 도면 부호 A는 STI구조의 소자분리막이 형성될 제 1영역이며 B는 DTI구조의 소자분리막이 형성될 제 2영역이다.
도 1에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판의 제 1영역(A) 및 제 2영역(B) 모두에 패드 산화막(12)과 질화막(14) 및 포토레지스트 패턴(16)을 순차적으로 형성한다. 그리고, 포토레지스트 패턴(16)에 맞추어 질화막(14) 및 패드 산화막(12)을 패터닝하고 기판을 식각하여 제 1깊이를 갖는 트렌치(17)를 형성한다. 이때, 제 1영역(A)의 트렌치(17)는 STI구조의 소자분리막이 형성될 부분이다. 그리고, 제 2영역(B)의 트렌치(17)는 이후 식각 공정 및 다른 공정들을 거쳐 DTI구조의 소자분리막이 형성될 부분이다.
그 다음 도 2에 도시된 바와 같이 제 1깊이의 트렌치(17)가 형성된 제 1 및 제 2영역(A, B)의 구조물 상부에 절연막(18)을 형성하고 트렌치(17)가 매립되도록 갭필막(20)을 형성한다. 여기서, 절연막(18)은 질화막(14)과 식각 선택성이 있는물질로서 산화물질을 사용한다. 그런 다음 제 1영역(A)을 제외한 제 2영역(B)의 갭필막(20)을 선택적으로 제거한다. 이때, 갭필막(20)은 포토레지스트이다.
이어서 도 3에 도시된 바와 같이, 제 2영역(B)의 절연막(18)을 식각하여 제 2영역(B)의 제 1트렌치(17) 측벽에 스페이서(22)를 형성한다. 이 스페이서(22)는 DTI 트렌치를 식각할 때 식각 마스크로 사용된다.
계속해서 도 4에 도시된 바와 같이, 스페이서(22)가 형성되어 트렌치 바닥이 드러난 제 2영역(B)의 기판을 식각하여 제 2깊이를 갖는 트렌치(24)를 형성한다. 여기서, 제 2깊이의 트렌치(24)는 이후 DTI구조의 소자분리막이 형성될 영역이다. 이러한 제 2깊이의 트렌치(24)를 위한 식각 공정시 제 1영역(A)과 제 2영역(B)의 갭필막(20') 및 절연막(18')이 모두 일정 두께가 식각된다.
그리고 도 5에 도시된 바와 같이, 제 2영역(B)의 트렌치(17) 측벽에 남아 있는 스페이서(22)를 제거하면서 제 1영역(A)의 갭필막(20') 및 절연막(18')을 제거한다.
도 6에 도시된 바와 같이, 제 1영역(A) 및 제 2영역(B)에 남아 있는 포토레지스트 패턴(16)을 제거한다. 이로 인해, 본 발명은 반도체 기판에 깊이가 다른 STI구조의 트렌치(17)와 DTI구조의 트렌치(24)를 간단하게 제조할 수 있다.
도면에 도시하지는 않았지만, 본 발명은 포토레지스트 패턴(16)을 제거한 후에, STI 및 DTI구조의 트렌치(17, 24)에 갭필 공정 및 CMP를 진행하고 기판에 남아 있는 질화막(14) 및 패드 산화막(12)을 제거하면 동일한 기판에 STI 소자분리막과 DTI 소자분리막을 형성할 수 있다.
이상 설명한 바와 같이, 본 발명은 기판 전체에 제 1깊이의 트렌치를 형성하고 STI 영역의 트렌치에는 절연막과 갭필막을 형성하고, DTI 영역에는 갭필막을 제거하고 트렌치 측벽에 스페이서를 형성한 후에 제 2깊이의 트렌치를 형성함으로써 서로 다른 트렌치 깊이를 갖는 STI 및 DTI 소자분리막을 동일한 기판에 제조할 수 있다.
그러므로, 본 발명은 STI 트렌치 및 소자분리막을 형성하고나서 DTI 트렌치 및 소자분리막을 형성하거나, 그 반대로 DTI 트렌치 및 소자분리막을 형성하고나서 STI 트렌치 및 소자분리막을 형성하지 않기 때문에 제조 공정이 매우 단축된다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
Claims (4)
- 반도체 기판에 제 1깊이와 제 2깊이를 갖는 트렌치형 소자분리막을 형성하는 방법에 있어서,상기 반도체 기판의 제 1영역 및 제 2영역에 패드 산화막과, 질화막 및 포토레지스트 패턴을 형성하고 상기 포토레지스트 패턴에 맞추어 질화막 및 패드 산화막을 패터닝하고 기판을 식각하여 제 1깊이를 갖는 트렌치를 형성하는 단계;상기 제 1깊이의 트렌치가 형성된 제 1 및 제 2영역의 구조물 상부에 절연막을 형성하고 상기 트렌치가 매립되도록 갭필막을 형성하는 단계;상기 제 2영역에서 갭필막을 제거하고 상기 제 2영역의 절연막을 식각하여 해당 영역의 제 1트렌치 측벽에 스페이서를 형성하는 단계;상기 스페이서에 의해 드러난 제 2영역의 트렌치 기판을 식각하여 제 2깊이를 갖는 트렌치를 형성하는 단계; 및상기 제 2영역의 트렌치 측벽에 있는 스페이서를 제거하고 제 1영역의 갭필막 및 절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 STI 및 DTI를 갖는 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 스페이서, 갭필 절연막 및 절연막을 제거하는 단계 이후에, 상기 포토레지스트 패턴을 제거하고 상기 제 1 및 제 2깊이를 갖는 트렌치에 갭필 공정으로 소자분리막을 형성한 후에 상기 질화막 및 패드 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 STI 및 DTI를 갖는 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 절연막은 상기 질화막과 식각 선택성이 있는 물질인 것을 특징으로 하는 STI 및 DTI를 갖는 반도체 장치의 제조방법.
- 제 1항에 있어서, 상기 갭필막은 포토레지스트인 것을 특징으로 하는 STI 및 DTI를 갖는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037931A KR100417853B1 (ko) | 2001-06-29 | 2001-06-29 | Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037931A KR100417853B1 (ko) | 2001-06-29 | 2001-06-29 | Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002363A true KR20030002363A (ko) | 2003-01-09 |
| KR100417853B1 KR100417853B1 (ko) | 2004-02-05 |
Family
ID=27712104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0037931A KR100417853B1 (ko) | 2001-06-29 | 2001-06-29 | Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100417853B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100515057B1 (ko) * | 2003-01-10 | 2005-09-14 | 삼성전자주식회사 | 반도체 소자의 트렌치 소자분리막들 형성방법 |
| DE102016105255A1 (de) | 2016-03-21 | 2017-09-21 | X-Fab Semiconductor Foundries Ag | Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat |
| KR20220160336A (ko) * | 2021-05-27 | 2022-12-06 | 주식회사 키파운드리 | 반도체 소자를 위한 딥 트렌치 마스크 레이아웃 설계 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144540A (ja) * | 1986-12-09 | 1988-06-16 | Toshiba Corp | 半導体装置の製造方法 |
| JP2823561B2 (ja) * | 1988-02-26 | 1998-11-11 | オリンパス光学工業株式会社 | 内視鏡用自動調光制御装置 |
| JP2910536B2 (ja) * | 1993-12-02 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100190000B1 (ko) * | 1995-12-28 | 1999-06-01 | 윤종용 | 딥 트렌치와 샐로우 트렌치 조합형 소자분리 구조 및 그 제조방법 |
-
2001
- 2001-06-29 KR KR10-2001-0037931A patent/KR100417853B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100515057B1 (ko) * | 2003-01-10 | 2005-09-14 | 삼성전자주식회사 | 반도체 소자의 트렌치 소자분리막들 형성방법 |
| DE102016105255A1 (de) | 2016-03-21 | 2017-09-21 | X-Fab Semiconductor Foundries Ag | Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat |
| DE102016105255B4 (de) | 2016-03-21 | 2020-06-18 | X-Fab Semiconductor Foundries Ag | Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat |
| KR20220160336A (ko) * | 2021-05-27 | 2022-12-06 | 주식회사 키파운드리 | 반도체 소자를 위한 딥 트렌치 마스크 레이아웃 설계 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100417853B1 (ko) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100389031B1 (ko) | 트렌치 소자분리 구조를 가지는 반도체 소자의 제조방법 | |
| KR100417853B1 (ko) | Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법 | |
| KR100564561B1 (ko) | 보이드 없는 반도체 소자의 트렌치 소자 분리 방법 | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100758494B1 (ko) | 반도체 장치의 소자 분리 영역 및 그 형성 방법 | |
| KR100587607B1 (ko) | 반도체 소자의 제조방법 | |
| KR101006510B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR20030000489A (ko) | 반도체소자의 제조방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
| KR20040105980A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR20050003046A (ko) | 라이너질화막을 이용한 소자분리막 형성 방법 | |
| KR20020002640A (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2002050682A (ja) | 半導体装置の製造方法およびレチクルマスク | |
| KR20030059413A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040001326A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR20020054666A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030002743A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR20040057615A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060127353A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20050068370A (ko) | 반도체 소자의 격리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |