KR100758494B1 - 반도체 장치의 소자 분리 영역 및 그 형성 방법 - Google Patents

Abstract

본 발명에 따른 반도체 장치의 소자 분리 영역 혀성 방법은 제1 영역 및 제2 영역을 포함하는 반도체 기판 위에 희생 산화막 및 희생 질화막을 적층하는 단계, 선택적 식각 공정으로 희생 질화막, 희생 산화막 및 기판을 제거하여 제1 영역 및 제2 영역에 제1 및 제2 트랜치를 형성하는 단계, 제1 및 제2 트랜치를 채우도록 산화막을 형성하는 단계, 화학적 기계적 연마로 제1 영역의 희생 질화막이 노출될 때까지 연마하여 제1 트랜치를 채우는 제1 소자 분리 영역과 제2 트랜치를 채우며 제2 영역을 덮는 소자 분리 영역 패턴을 형성하는 단계, 제1 소자 분리 영역과 제2 트랜치와 대응하는 제2 소자 분리 영역 패턴 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 제2 소자 분리 영역 패턴을 식각하여 제2 소자 분리 영역을 형성하는 단계, 그리고 감광막 패턴, 희생 질화막 및 희생 산화막을 제거하는 단계를 포함하고, 제1 영역에 위치하는 산화막이 제2 영역에 위치하는 산화막보다 더 두껍다.

반도체, 소자분리영역, STI

Description

반도체 장치의 소자 분리 영역 및 그 형성 방법{SALLOW TRENCH ISOLATION IN SEMICONDUCTOR AND MANUFACTURING METHOD OF THEREOF}

도 1은 본 발명의 한 실시예에 따른 반도체 장치의 소자 분리 영역을 도시한 단면도이다.

도 2 내지 도 6은 본 발명의 한 실시예에 따른 반도체 장치의 소자 분리 영역을 형성하는 방법의 중간 단계를 도시한 단면도이다.

본 발명은 반도체 장치의 소자 분리 영역을 형성하는 방법에 관한 것으로 특히, STI(Shallow Trench Isolation, 이하 STI라 함)방식으로 소자 분리 영역을 형성하는 방법에 관한 것이다.

반도체 장치의 집적화가 거듭되면서 반도체 장치의 상단한 면적을 점유하는 소자 격리 영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.

일반적으로 소자 분리 영역은 LOCOS (local oxidation of silicon) 또는 STI방법으로 형성할 수 있다.

이중 LOCOS 방법은 활성 영역을 한정하는 산화 마스크인 질화막을 형성한 후 기판의 소정 영역을 산화시켜 소자 격리 영역을 형성한다. 이때, 산화는 수직 방향뿐 아니라 수평 방향으로도 진행되어 버즈 비크(bird's beak)를 형성함으로써 활성 영역이 감소한다.

STI 방법은 반도체 기판의 소정 영역에 트랜치를 형성하고 산화물질로 트랜치를 두껍게 채운 후 화학적기계적 연마(Chemical mechanical polishing)를 진행하여 소자 분리 영역을 형성한다.

그러나 트랜치에 산화물질을 채울 때 반도체 기판의 가장자리와 중심에 형성되는 산화막의 두께가 다르다. 즉, 가장자리 보다 중심에 형성되는 산화막이 더욱 두껍게 형성된다.

따라서 가장자리를 기준으로 연마하면 중심에 산화막이 남겨지고, 중심을 기준으로 연마하면 가장자리의 트랜치에 모트(moat)가 형성된다.

따라서 본 발명이 이루고자 하는 기술적 과제는 가장자리에 모트가 형성되지 않으면서 중심의 산화막을 완전히 제거할 수 있도록 하는 것이다.

상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 소자 분리 영역 혀성 방법은 제1 영역 및 제2 영역을 포함하는 반도체 기판 위에 희생 산화막 및 희생 질화막을 적층하는 단계, 선택적 식각 공정으로 희생 질화막, 희생 산화막 및 기판을 제거하여 제1 영역 및 제2 영역에 제1 및 제2 트랜치를 형성하는 단계, 제1 및 제2 트랜치를 채우도록 산화막을 형성하는 단계, 화학적 기계적 연마 로 제1 영역의 희생 질화막이 노출될 때까지 연마하여 제1 트랜치를 채우는 제1 소자 분리 영역과 제2 트랜치를 채우며 제2 영역을 덮는 소자 분리 영역 패턴을 형성하는 단계, 제1 소자 분리 영역과 제2 트랜치와 대응하는 제2 소자 분리 영역 패턴 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 제2 소자 분리 영역 패턴을 식각하여 제2 소자 분리 영역을 형성하는 단계, 그리고 감광막 패턴, 희생 질화막 및 희생 산화막을 제거하는 단계를 포함하고, 제1 영역에 위치하는 산화막이 제2 영역에 위치하는 산화막보다 더 두껍다.

제2 영역은 제1 영역보다 반도체 기판의 중심일 수 있다.

연마는 희생 질화막이 노출될 때까지의 시간의 2~3% 시간 동안 더 진행할 수 있다.

상기한 다른 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 소자 분리 영역은 제1 및 제2 트랜치를 포함하는 반도체 기판, 제1 트랜치 및 제2 트랜치를 채우고 반도체 기판 위로 돌출되어 있는 제1 소자 분리 영역 및 제2 소자 분리 영역을 포함하고, 제2 소자 분리 영역은 제1 소자 분리 영역보다 더 돌출되어 있다.

제2 소자 분리 영역은 제1 소자 분리 영역보다 반도체 기판의 중심에 위치할 수 있다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명 하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이제 도 1을 참조하여 본 발명의 실시예에 따른 반도체 장치의 소자 분리 영역에 대해서 설명한다.

도 1은 본 발명의 한 실시예에 따른 반도체 장치의 소자 분리 영역을 도시한 단면도이다.

도 1에 도시한 바와 같이, 중심(C)과 가장자리(E)로 나뉘어지는 반도체 기판(100)에 활성 영역을 구획하는 소자 분리 영역(108, 110)이 형성되어 있다. 소자 분리 영역(108, 110)은 산화물질로 이루어지는데, 반도체 기판(100)에 형성되어 있는 트랜치(T1, T2)에 채워져 있다.

중심에 형성되어 있는 소자 분리 영역(110)이 가장자리에 형성되어 있는 소자 분리 영역(108)보다 돌출되어 있다.

그럼 이러한 소자 분리 영역을 형성하는 방법을 첨부한 도 2 내지 도 6을 참조하여 상세히 설명한다.

도 2 내지 도 6은 본 발명의 한 실시예에 따른 반도체 장치의 소자 분리 영역을 형성하는 방법의 중간 단계를 도시한 단면도이다.

도 2에 도시한 바와 같이, 반도체 기판(100) 위에 희생 산화막(102) 및 희생 질화막(104)을 형성한다.

그런 다음 선택적 식각 공정으로 희생 질화막(104), 희생 산화막(102) 및 반 도체 기판(100)을 식각하여 제1 및 제2 트랜치(T1, T2)를 형성한다.

다음 도 3에 도시한 바와 같이, 트랜치(T1, T2)를 채우도록 화학적 기상 증착(chemical vapor deposition) 방법으로 산화막(106a)을 형성한다. 산화막(106a)은 충분히 두껍게 형성되며 중심이 가장자리보다 약 200Å 이상 두껍게 형성된다. 산화막(106a) 형성전에 식각시 소상된 트랜치(T1, T2)의 내부를 큐어링(curing)하기 위해서 기판(100)을 산화하여 열산화막(도시하지 않음)을 형성할 수 있다.

다음 도 4에 도시한 바와 같이, 화학적 기계적 연마로 기판(100)을 평탄화하여 가장자리의 제1 소자 분리 영역(108)을 형성하고, 소자 분리 영역 패턴(110a)을 형성한다.

연마는 가장자리의 희생 질화막(104)이 노출될 때까지 진행하며 소자 분리 영역 패턴(110a)과 제1 소자 분리 영역(108)과의 단차가 최소가 되도록 한다.

화학적 기상 증착의 특성상 중심의 산화막(106a)은 가장자리보다 두껍게 형성되기 때문에 가장자리의 희생 질화막(104)이 노출될 때까지 연마하면 중심은 질화막이 노출되지 않고 산화막이 남겨져 소자 분리 영역 패턴(110a)이 된다.

여기서 가장자리의 희생 질화막(104)이 노출될 때까지의 연마 시간의 2~3% 시간동안 더 연마하여 가장자리에는 산화막(106a)이 완전히 제거되도록 하는 것이 바람직하나 중심의 희생 질화막이 노출되지 않도록 한다. 예를 들어 희생 질화막이 노출될 때까지의 연마시간이 110초 이면 110초의 2~3%인 5~7초 정도 더 연마한다.

다음 도 5에 도시한 바와 같이, 기판(100) 위에 감광막을 형성한 후 노광 및 현상하여 감광막 패턴(PR)을 형성한다.

다음 도 6에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로 소자 분리 영역 패턴(110a)을 식각하여 중심의 제2 소자 분리 영역(110)을 완성한다. 제2 소자 분리 영역(110)은 제1 소자 분리 영역(108)보다 돌출될 수 있으나 단차가 최소가 되도록 연마하였으므로 반도체 소자의 전기적 특성에는 영향을 미치지 않는다.

이때 식각은 질화막과 산화막의 식각 선택비가 큰 조건으로 예를 들면, SH₆, HBr, Cl₂, H₂, O₂를 혼합한 기체로 식각한다.

다음 도 1 에 도시한 바와 같이, 감광막 패턴(PR)을 제거한다. 그리고 희생 질화막(104) 및 희생 산화막(102)을 제거한다.

이후 활성 영역에 반도체 장치의 트랜지스터를 형성하는 공정을 진행한다(도시하지 않음)

이상 기술된 바와 같이 중심의 소자 분리 영역을 선택적 식각 공정으로 완성함으로써 가장자리가 과식각되어 모트가 발생하지 않으며 중심에 산화막이 남겨지지 않으므로 고품질의 반도체 장치를 제공할 수 있다.

이상의 본 발명의 바람직한 실시예에서 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (5)

1. 제1 영역 및 제2 영역을 포함하는 반도체 기판 위에 희생 산화막 및 희생 질화막을 적층하는 단계,

   선택적 식각 공정으로 상기 희생 질화막, 상기 희생 산화막 및 기판을 제거하여 상기 제1 영역 및 상기 제2 영역에 제1 및 제2 트랜치를 형성하는 단계,

   상기 제1 및 제2 트랜치를 채우도록 산화막을 형성하는 단계,

   화학적 기계적 연마로 상기 제1 영역의 상기 희생 질화막이 노출될 때까지 연마하여 상기 제1 트랜치를 채우는 제1 소자 분리 영역과 상기 제2 트랜치를 채우며 상기 제2 영역을 덮는 소자 분리 영역 패턴을 형성하는 단계,

   상기 제1 소자 분리 영역과 상기 제2 트랜치와 대응하는 상기 소자 분리 영역 패턴 위에 감광막 패턴을 형성하는 단계,

   상기 감광막 패턴을 마스크로 상기 소자 분리 영역 패턴을 식각하여 제2 소자 분리 영역을 형성하는 단계, 그리고

   상기 감광막 패턴, 상기 희생 질화막 및 상기 희생 산화막을 제거하는 단계를 포함하고,

   상기 제2 영역에 위치하는 산화막이 상기 제1 영역에 위치하는 산화막보다 더 두꺼운 반도체 장치의 소자 분리 영역 형성 방법.
2. 제1항에서,

   상기 제2 영역은 상기 제1 영역보다 상기 반도체 기판의 중심인 반도체 장치의 소자 분리 영역 형성 방법.
3. 제1항에서,

   상기 연마는 상기 희생 질화막이 노출될 때까지의 시간의 2~3% 시간 동안 더 진행하는 반도체 장치의 소자 분리 영역 형성 방법.
4. 제1 및 제2 트랜치를 포함하는 반도체 기판,

   상기 제1 트랜치 및 제2 트랜치를 채우고 상기 반도체 기판 위로 돌출되어 있는 제1 소자 분리 영역 및 제2 소자 분리 영역을 포함하고,

   상기 제2 소자 분리 영역은 상기 제1 소자 분리 영역보다 더 돌출되어 있는 반도체 장치의 소자 분리 영역.
5. 제 4항에서,

   상기 제2 소자 분리 영역은 상기 제1 소자 분리 영역보다 상기 반도체 기판의 중심에 위치하는 반도체 장치의 소자 분리 영역.

Images