KR960002745A - 반도체 소자의 소자 분리막 형성방법 - Google Patents

반도체 소자의 소자 분리막 형성방법 Download PDF

Info

Publication number
KR960002745A
KR960002745A KR1019940014827A KR19940014827A KR960002745A KR 960002745 A KR960002745 A KR 960002745A KR 1019940014827 A KR1019940014827 A KR 1019940014827A KR 19940014827 A KR19940014827 A KR 19940014827A KR 960002745 A KR960002745 A KR 960002745A
Authority
KR
South Korea
Prior art keywords
film
oxide film
device isolation
nitride
etching
Prior art date
Application number
KR1019940014827A
Other languages
English (en)
Other versions
KR0125610B1 (ko
Inventor
권성구
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940014827A priority Critical patent/KR0125610B1/ko
Publication of KR960002745A publication Critical patent/KR960002745A/ko
Application granted granted Critical
Publication of KR0125610B1 publication Critical patent/KR0125610B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 필드영역 및 셀 영역에 사용되는 소자 분리막을 형성함에 있어, 마스크 공정을 단순화시키기 위해 질화막 및 산화막 구조의 마스크(Mask)층을 이용하여 주변회로 영역과 넓은 스페이싱을 가진 필드영역(Field region)의 소자분리막을 형성한 후 상기 마스크층 측벽에 질화막 스페이서를 형성하고 이를 이용한 전면식각 공정에 의해 실리콘 기판에 트렌치를 형성한 다음 그 내부에 산화막을 형성하여 셀 영역(cell region)의 소자분리막을 형성하므로써 생산성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.

Description

반도체 소자의 소자 분리막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2a 내지 제 2j 도는 본 발명에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 소자의 단면도.

Claims (8)

  1. 반도체 소자의 소자분리막 형성방법에 있어서, 실리콘 기판(1)을 열산화시켜 패드 산화막(2)을 형성하고 그 상부에 제 1 질화막(3), 제 1 산화막(4) 및 감광막(5)을 순차적으로 형성시키는 단계와, 상기 단계로부터 제 1 및 제 2 소자분리영역(A 및 B) 및 셀 영역(C)을 설정하기 위해 상기 감광막(5)을 패터닝한 후 노출된 제 1 산화막(4) 및 제 1 질화막(3)을 순차적으로 식각한 다음 상기 감광막(5)을 제거시키는 단계와, 상기 단계로부터 제 2 질화막(6) 및 제 2 산화막(7)을 순차적으로 형성시킨 후 건식식각 방법에 의해 상기 제 2 질화막(6) 및 제 2 산화막(7)을 상기 제 1 산화막(4) 표면이 노출될때까지 전면식각하는 단계와, 상기 단계로부터 잔류되는 제 2 산화막을 제거시키기 위해 습식식각하는 단계와, 상기 단계로부터 상기 제 1 소자분리영역(A)에 제 1 소자분리막(8)을 형성시키기 위해 산화공정을 진행하는 단계와, 상기 단계로부터 상기 제 1 질화막(3) 측벽에 질화막 스페이서(6A)를 형성시키기 위해 상기 제 2 질화막(6)을 전면식각하는 단계와, 상기 단계로부터 상기 제 2 소자분리영역(B)의 노출되는 패드 산화막(2) 및 상기 제 1 질화막(3) 상부에 잔류되는 제 1 산화막(4)을 식각한 후 상기 제 2 소자분리영역(B)에 트렌치(11)를 형성시키기 위해 노출되는 상기 실리콘 기판(1)을 식각하는 단계와, 상기 단계로부터 제 3 산화막(9) 및 평탄화층(10)을 순차적으로 형성시킨 후 식각공정으로 상기 평탄화층(10) 및 제 3 산화막(9)을 상기 제 1 질화막(3) 표면까지 식각하여 평탄화시키는 단계와, 상기 단계로부터 상기 제 1 질화막(3) 및 질화막 스페이서(6A)를 제거시킨 후 상기 셀 영역(C)의 노출되는 패드 산화막(2)을 제거시키고 실리콘 기판(1)이 노출되면 전체 상부면에 희생 산화막(도시안됨)을 형성시킨 다음 상기 희생산화막 및 잔류되는 제 3 산화막(9)을 제거시켜 제 2 소자 분리막(18)이 형성되는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서, 상기 제 2 산화막(7) 및 제 2 질화막(6)을 전면식각할때 상기 제 1 소자 분리영역(A)의 실리콘 기판(1)이 소정깊이로 식각되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서, 상기 습식식각에 의한 제 2 산화막(7) 제거시 상기 제 1 산화막(4)은 100 내지 500Å 두께로 잔류되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 3 항에 있어서, 상기 제 2 산화막(7)은 상기 제 1 산화막(4)에 대한 식각선택비가 3 내지 10 정도인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제 1 항에 있어서, 상기 제 1 소자분리막(8)은 950 내지 1200℃ 온도상태에서 산화공정에 의해 2000 내지 8000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제 1 항에 있어서, 상기 제 3 산화막(9)은 습식식각비가 열산화막과 비슷하고 스텝커버리지가 높은 산화막이며 2000 내지 6000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법
  7. 제 1 항에 있어서, 상기 평탄화 층(10)은 상기 제 3 산화막(9)과의 식각 선택비가 낮은 물질인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  8. 제 1 항에 있어서, 상기 평탄화층(10)의 형성공정이 생략되며 상기 제 3 산화막(9)이 CMP 또는 RIE 방법에 의해 상기 제 1 질화막(3) 표면 높이까지 평탄화시키는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940014827A 1994-06-27 1994-06-27 반도체 소자의 소자 분리막 형성방법 KR0125610B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940014827A KR0125610B1 (ko) 1994-06-27 1994-06-27 반도체 소자의 소자 분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014827A KR0125610B1 (ko) 1994-06-27 1994-06-27 반도체 소자의 소자 분리막 형성방법

Publications (2)

Publication Number Publication Date
KR960002745A true KR960002745A (ko) 1996-01-26
KR0125610B1 KR0125610B1 (ko) 1998-08-17

Family

ID=19386392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014827A KR0125610B1 (ko) 1994-06-27 1994-06-27 반도체 소자의 소자 분리막 형성방법

Country Status (1)

Country Link
KR (1) KR0125610B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758494B1 (ko) * 2005-12-28 2007-09-12 동부일렉트로닉스 주식회사 반도체 장치의 소자 분리 영역 및 그 형성 방법
KR20200076974A (ko) * 2018-12-20 2020-06-30 권영희 기능성 유성도료 조성물

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006090A (ko) * 1996-06-29 1998-03-30

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758494B1 (ko) * 2005-12-28 2007-09-12 동부일렉트로닉스 주식회사 반도체 장치의 소자 분리 영역 및 그 형성 방법
KR20200076974A (ko) * 2018-12-20 2020-06-30 권영희 기능성 유성도료 조성물

Also Published As

Publication number Publication date
KR0125610B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5004703A (en) Multiple trench semiconductor structure method
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR960002745A (ko) 반도체 소자의 소자 분리막 형성방법
TW412838B (en) Method of forming shallow trench isolation
JPH1126571A (ja) 半導体装置の製造方法
KR970023978A (ko) 반도체 소자의 평탄된 소자분리막 제조 방법
KR960012325A (ko) 반도체 소자 및 콘택 제조방법
KR100237749B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
KR100240271B1 (ko) 반도체 소자의 제조방법
KR100364125B1 (ko) 반도체소자의소자분리막제조방법
KR100399966B1 (ko) 반도체 소자 제조방법
KR100364124B1 (ko) 반도체소자의소자분리막제조방법
KR0131367B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR960043090A (ko) 반도체장치의 소자분리방법
KR970053410A (ko) 반도체소자의 소자분리막 제조방법
KR20000028124A (ko) 반도체 소자의 트렌치 소자 분리 방법
KR960002743A (ko) 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법
KR970053408A (ko) 반도체소자의 소자분리막 제조방법
KR960032672A (ko) 반도체 장치의 소자분리방법
KR970053458A (ko) 반도체 소자 분리 방법
KR20020088718A (ko) 트렌치를 이용한 소자 분리 방법
KR20020009767A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee