KR0131367B1 - 반도체 소자의 필드 산화막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 필드영역을 설정하는 층으로 산화막-질화막-산화막-질화막의 적층구조를 적용하고, 반구형 폴리실리콘을 식각 장벽층으로 하여 실리콘 기판의 필드영역에 다수의 미세 트렌치(nano-trench)를 형성한 후 산화공정으로 필드 산화막을 형성하므로써, 버즈 비크(bird`s beak)의 크기와 스트레스(stress)를 최소화하면서 높은 체적비(high volume ratio)와 표면 평탄화를 이룰 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다.

Description

반도체 소자의 필드 산화막 형성방법

제1a내지 제1h도는 본 발명에 따른 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 소자의 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 패드 산화막

3 : 제1 실리콘 질화막 4 : 제1산화막

4A : 잔여 산화막 5 : 제2실리콘 질화막

6 : 제2산화막 7 : 감광막

8 : 반구형 폴리실리콘 8A : 잔여 반구형 폴리실리콘

9 : 트렌치 10 : 필드 산화막

본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 특히 필드영역을 설정하는 층으로 산화막-질화막-산화막-질화막의 적층구조를 적용하고, 반구형 폴리실리콘을 식각 장벽층으로 하여 실리콘 기판의 필드영역에 다수의 미세 트렌치(nano-trench)를 형성한 후 산화공정으로 필드 산화막을 형성하므로써, 버즈 비크(bird's beak)의 크기와 스트레스(stress)를 최소화하면서 높은 체적비(high volume ratio)와 표면 평탄화를 이룰 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다.

일반적으로 반도체 소자의 제조공정중 소자와 소자간을 분리시키기 위한 소자분리막으로 LOCOS기술에 의한 필드산화막이 주로 적용되고 있다. 필드 산화막은 그 양측에 버즈 비크가 발생되는데, 이로인하여 활성영역의 크기가 감소된다. 반도체 소자가 고집적화되어감에 따라 활성영역으로 침투되는 버즈비크는 소자 제조공정을 어렵게 한 뿐만 아니라 소자의 신뢰도를 저하시키며, 또한 충분한 두께의 필드 산화막을 성장시키는데 한계가 있어 소자간을 절연시키는 목적을 달성하기 어렵다.

따라서, 본 발명은 필드 산화막의 두께를 충분히 두껍게하면서 버즈 비크의 크기를 최소화할 수 있는 반도체 소자의 필드 산화막 형성방법을 제공함에 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 필드 산화막 형성방법은 실리콘 기판(1)상에 패드 산화막(2), 제 1 실리콘 질화막(3), 제 1 산화막(4), 제 2 실리콘 질화막(5) 및 제 2 산화막(6)을 순차적으로 형성한 후 그 상부에 감광막(7)을 도포 및 패턴화하여 필드영역을 확정하는 단계와 상기 단계로부터 패턴화된 감광막(7)을 이용한 건식식각공정으로 필드영역의 제 2 산화막(6) 및 제 2 질화막(5)을 순차적으로 제거한 후 전체구조 상부에 반구형 폴리실리콘(8)을 증착하고 상기 반구형 폴리실리콘(8)을 블랭켓(blanket)식각공정으로 일부 식각하여 전체 표면상에 잔여 반구형 폴리실리콘(8A)을 형성하는 단계와, 상기 단계로부터 잔여 반구형 폴리실리콘(8A)을 식각 장벽층으로 하여 필드영역의 제 1 산화막(4), 제 1 실리콘 질화막(3) 및 패드 산화막(2)을 식각하여 전체 표면상에ㅜ 잔여 반구형 폴리실리콘(8A)을 형성하는 단계와, 상기 단계로부터 상기 잔여 산화막(4A)을 식각하여 잔여 산화막(4A)을 식각 장벽층으로 하여 필드영역내에서 노출된 실리콘 기판(1)을 일정깊이 식각하여 다수의 미세 트렌치(9)를 형성하는 단계와, 상기 단계로부터 상기 잔여 산화막(4A) 및 제 2 실리콘 질화막(5)상에 잔류하는 제 2 산화막(6)을 산화물 습식 식각공정으로 제거하는 단계와, 상기 단계로부터 산화공정을 실시하고, 이후 제 2 실리콘 질화막(5), 제 1 산화막(4), 제 1 실리콘 질화막(3) 및 패드 산화막(2)을 제거하여 필드 산화막(10)을 형성하는 단계로 이루어지는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제1a도 내지 제1h도는 본 발명에 따른 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 소자의 단면도로서,

제1a도는 실리콘 기판(1)상에 패드 산화막(2), 제 1 실리콘 질화막(3), 제 1 산화막(4), 제 2 실리콘 질화막(5) 및 제 2 산화막(6)을 순차적으로 형성한 후 그 상부에 감광막(7)을 도포 및 패턴화하여 필드영역을 확정한 상태를 도시한 것이다.

상기 패드 산화막(2)은 열 산화공정으로 30∼100Å정도의 두께로 형성하고, 상기 제 1 및 2 실리콘 질화막(3 및 5)과 상기 제 1 및 2 산화막(4 및 6)은 LPCVD 튜브에서 증착하는데, 제1 실리콘 질화막(3)은 30∼100Å, 제 1 산화막(4)은 100∼500Å,제 2 실리콘 질화막(5)은 1000∼3000Å, 제 2 산화막(6)은 200∼500Å 정도로 증착된다.

제1b도는 상기 패턴화된 감광막(7)을 이용한 건식식각공정으로 필드영역의 제 2 산화막(6) 및 제 2 질화막(5)을 순차적으로 제거한 후 전체구조 상부에 반구형 폴리실리콘(8)을 예를들어 300∼1000Å의 직경을 갖도록 증착한 상태를 도시한 것이다.

상기 건식식각공정은 제 2 질화막(5)이 완전히 제거될때까지 실시하되 하부층인 제 1 산화막(4)의 손실을 최소화하는 시점까지 실시한다.

제1c도는 상기 반구형 폴리실리콘(8)을 블랭켓(blanket)식각공정으로 일부 식각하여 전체 표면상에 잔여 반구형 폴리실리콘(8A)을 형성한 상태를 도시한 것이다.

제1d도는 상기 잔여 반구형 폴리실리콘(8A)을 식각 장벽층으로 하여 필드영역의 제 1 산화막(4), 제 1 실리콘 질화막(3) 및 패드 산화막(2)을 식각하여 잔여 산화막(4A)을 형성한 상태를 도시한 것이다.

상기에서, 잔여 반구형 폴리실리콘(8A) 및 잔여 산화막(4A) 형성공정은 산화물에 대해 폴리실리콘이 식각선택비가 높은 식각제를 사용하여 잔여 반구형 폴리실리콘(8A)을 형성하고, 이후 폴리실리콘에 대해 산화물이 식각선택비가 높은 식각제를 사용하여 잔여 산화막(4A)을 형성하지만, 폴리실리콘과 산화물간의 식각 선택비가 낮은 식각제를 사용하여 상기 제1c 및 1d도의 공정을 실시하여 1회 식각에 의해 잔여 산화막(4A)을 형성할 수 있다.

제1e도는 상기 잔여 산화막(4A)을 식각 장벽층으로 하여 필드영역내에서 노출된 실리콘 기판(1)을 일정깊이 예를들어 500∼2500Å 정도의 깊이로 식각하여 다수의 미세 트렌치(9)를 형성한 상태를 도시한 것으로, 이때 잔여 반구형 폴리실리콘(8A)은 자연 제거되어진다.

제1f도는 상기 잔여 산화막(4A) 및 제 2 실리콘 질화막(5)상에 잔류하는 제 2 산화막(6)을 산화물 습삭 식각공정으로 제거한 상태를 도시한 것이다.

제1g도는 850∼1200℃의 온도하에서 산화공정을 실시하여 필드산화막(10)을 2500∼5000Å 정도의 두께로 형성한 상태를 도시한 것이다.

제1h도는 상기 남아있는 제 2 실리콘 질화막(5)을 H₃PO₄용액으로 습식식각하고, 이어서 상기 남아있는 제 1 산화막(4)을 산화물 습식 식각공정으로 제거하고, H₂SO₄/H₂O₂용액으로 제 1 실리콘 질화막(3)을 저온 산화시킨 후 산화물 습식 식각공정으로 하부의 패드 산화막(2)과 함께 제거하여 표면이 평탄한 필드 산화막(10)을 완성한 상태를 도시한 것이다.

상술한 바에 의거한 본 발명의 필드 산화막은 필드영역을 설정하는 층으로 산화막-질화막-산화막-질화막의 적층구조를 적용하므로써 버즈 비크와 스트레스를 최소화할 수 있고, 필드영역에 다수의 미세 트렌치를 형성하므로써 필드 산화막의 가장자리부분의 두께 변화가 적으면서 높은 체적비를 갖게하고, 또한 필드 산화막의 표면을 평탄화시킨다.

Claims (5)

1. 반도체 소자의 필드 산화막 형성방법에 있어서, 실리콘 기판(1)상에 패드 산화막(2), 제 1 실리콘 질화막(3), 제 1 산화막(4), 제 2 실리콘 질화막(5) 및 제 2 산화막(6)을 순차적으로 형성한 후 그 상부엥 감광막(7)을 도포 및 패턴화하여 필드영역을 확정하는 단계와, 상기 단계로부터 패턴화된 감광막(7)을 이용한 건식식각공정으로 필드영역의 제2산화막(6) 및 제2질화막(5)을 순차적으로 제거한 후 전체구조 상부에 반구형 폴리실리콘(8)을 증착하고 상기 반구형 폴리실리콘(8)을 블랭켓식각공정으로 일부 식각하여 전체 표면상에 잔여 반구형 폴리실리콘(8A)을 형성하는 단계와, 상기 단계로부터 잔여 반구형 폴리실리콘(8A)을 식각 장벽층으로 하여 필드영역의 제 1 산화막(4), 제 1 실리콘 질화막(3) 및 패드 산화막(2)을 식각하여 잔여 산화막(4A)을 형성하는 단계와, 상기 단계로부터 상기 잔여 산화막(4A)을 식각 장벽층으로하여 필드영역내에서 노출된 실리콘 기판(1)을 일정깊이 식각하여 다수의 미세 트렌치(9)를 형성하는 단계와, 상기 단계로부터 상기 잔여 산화막(4A) 및 제 2 실리콘 질화막(5)상에 잔류하는 제 2 산화막(6)을 산화물 습식 식각공정으로 제거하는 단계와, 상기 단계로부터 산화공정을 실시하고, 이후 제 2 실리콘 질화막(5), 제 1 산화막(4), 제 1 실리콘 질화막(3) 및 패드 산화막(2)을 제거하여 필드 산화막(10)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
2. 제1항에 있어서, 상기 패드 산화막(2)과 제 1 실리콘 질화막(3)은 30∼100Å정도의 두께로 형성되고, 상기 제 1 산화막(4)은 100∼500Å, 제 2 실리콘 질화막(5)은 1000∼3000Å, 제 2 산화막(6)은 200∼500Å 정도의 두께로 형성되는 것을 특징으로 하는 반도체소자의 필드 산화막 형성방법
3. 제1항에 있어서, 상기 반구형 폴리실리콘(8)은 300∼1000Å 정도의 두께로 증착되고 상기 다수의 미세 트렌치(9)는 500∼2500Å정도의 깊이로 식각되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
4. 제1항에 있어서, 상기 잔여 반구형 폴리실리콘(8A) 및 잔여 산화막(4A) 형성공정은 산화물과 폴리실리콘간에 식각선택비가 높은 식각제를 사용하여 2회에 걸쳐 실시하거나, 산화물과 폴리실리콘간에 식각선택비가 낮은 식각제를 사용하여 1회에 걸쳐 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
5. 제1항에 있어서, 상기 제 1 실리콘 질화막(3)은 H₂SO₄/H₂O₂용액으로 저온 산화시켜 산화물 습식 식각공정으로 하부의 패드 산화막(2)과 함께 제거시키는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.