KR0151607B1 - 반도체 소자의 필드산화막 형성방법 - Google Patents

반도체 소자의 필드산화막 형성방법 Download PDF

Info

Publication number
KR0151607B1
KR0151607B1 KR1019940038575A KR19940038575A KR0151607B1 KR 0151607 B1 KR0151607 B1 KR 0151607B1 KR 1019940038575 A KR1019940038575 A KR 1019940038575A KR 19940038575 A KR19940038575 A KR 19940038575A KR 0151607 B1 KR0151607 B1 KR 0151607B1
Authority
KR
South Korea
Prior art keywords
oxide film
field oxide
forming
nitride film
film
Prior art date
Application number
KR1019940038575A
Other languages
English (en)
Other versions
KR960026579A (ko
Inventor
장세억
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940038575A priority Critical patent/KR0151607B1/ko
Publication of KR960026579A publication Critical patent/KR960026579A/ko
Application granted granted Critical
Publication of KR0151607B1 publication Critical patent/KR0151607B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 필드영역의 실리콘 기판을 일부 식각하고 고온에서 1차 필드 산화막을 성장시킨 후 제거하여 질화막 하부의 실리콘 기판의 노출되는 면적을 증가시킨 다음 2차 필드 산화막을 형성하므로써 버즈빅(Bird's beak)을 효과적으로 감소시킬 수 있도록 한 반도체 소자의 필드 산화막 형성방법에 관한 것이다.

Description

반도체 소자의 필드 산화막 형성 방법
제1a 내지 제1g도는 종래 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도.
제2a 내지 제2g도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드 산화막
3 : 제1질화막 4 및 4A : 1차 필드 산화막
5 및 5A : 제2질화막 7 및 7A : 2차 필드 산화막
본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 특히 실리콘 기판을 일부 식각하고 고온에서 1차 필드 산화막을 성장시킨 후 제거하여 질화막하부의 실리콘 기판의 노출되는 면적을 증가시킨 다음 2차 필드 산화막을 형성하므로써 버즈빅(Bird's beak)을 효과적으로 감소시킬 수 있는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에서 소자와 소자사이를 분리시키기 위하여 소자분리막인 필드 산화막(Field oxide)을 형성시킨다. 그러면 종래 반도체 소자의 필드 산화막 형성 방법을 제1a 내지 제1g도를 통해 설명하면 다음과 같다.
제1a도는 실리콘 기판(1)상에 패드 산화막(2) 및 제1질화막(3)을 순차적으로 형성시킨후 필드영역의 제1질화막(3)을 식각한 상태의 단면도이며, 제1b도는 상기 필드영역에 1차 필드 산화막(4)을 성장시킨 상태의 단면도이다.
제1c도는 상기 1차 필드 산화막(4)을 제거한 상태의 단면도이고, 제1d도는 전체면에 제2질화막(5)을 층착한 상태의 단면도이며, 제1e도는 마스크를 사용하지 않고 상기 제2질화막(5)을 식각하여 측벽에만 제2질화막(5)이 잔류된 상태의 단면도인데, 이 제2질화막(5)은 2차 필드 산화막 형성시 패드 산화막(2)을 통해 산소가 침투하는 것을 막는 실링(sealing)역할을 한다.
제1f도는 2차 필드 산화막(7)을 형성시킨 상태의 단면도이고, 제1g도는 잔류된 제1 및 제2질화막(3 및 5) 및 패드산화막(2)을 제거한 후 상기 2차 필드 산화막(7)을 평탄화시킨 상태의 단면도이다.
이와같은 필드 산화막의 형성 방법은 실리콘 기판을 건식식각방법으로 일부 식각한 후 필드 산화막을 형성시키는 경우에 비해 실리콘 기판에 미치는 응력(Stress)이 적고 표면의 평탄화상태가 양호한 장점은 있지만, 측벽에 형성되는 상기 제2질화막의 실링효과가 저하되어 버즈빅의 길이가 증가되는 단점이 있다.
따라서 본 발명은 실리콘 기판을 일부 식각하고 고온에서 1차 필드 산화막을 성장시킨 후 제거하여 질화막하부의 실리콘 기판의 노출되는 면적을 증가시킨 다음 질화막을 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 필드 산화막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 필드 산화막 형성 방법은 실리콘 기판 상부에 패드 산화막 및 제1질화막을 순차적으로 형성시킨후 필드 영역의 제1질화막 및 패드 산화막을 식각하여 노출된 실리콘 기판을 100 내지 300Å정도의 깊이로 식각하는 단계와, 고온 산화 공정을 실시하여 상기 필드 영역에 1차 필드 산화막을 형성시키는 단계와, 상기 1차 필드 산화막을 습식식각으로 제거한 후 전체 구조 상부에 제2질화막을 형성시키는 단계와, 마스크를 사용하지 않고 상기 제2질화막을 식각하여 상기 필드 영역의 측벽에만 제2질화막을 잔류시킨 후 2차 필드 산화막을 형성시키는 단계와, 잔류하는 제1 및 제2질화막, 패드 산화막을 제거하고 상기 2차 필드 산화막을 평탄화시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a 내지 제2g도는 본 발명에 따른 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 소자의 단면도이다.
제2a도에 도시된 바와 같이, 실리콘 기판(1) 상부에 패드 산화막(2) 및 제1질화막(3)을 순차적으로 형성시킨 후 필드영역의 제1질화막(3) 및 패드산화막(2)을 순차적으로 식각한다. 이후 노출된 실리콘 기판(1)을 소정깊이(A) 식각한다. 이때 패드산화막(2)은 100 내지 150Å, 제1질화막(3)은 1500 내지 2000Å의 두께로 형성되며, 실리콘 기판(1)은 100 내지 300Å정도의 깊이(A)로 식각한다.
제2b도는 1100 내지 1200℃의 고온에서 산화공정을 실시하여 필드 영역에 1차 필드 산화막(4A)을 형성시킨 상태의 단면도이다. 이때 제2a도와 같이 실리콘 기판(1)을 소정깊이 식각하고 이와같이 고온에서 산화공정을 실시하므로써 1차 필드 산화막(4A)의 버즈빅 부분(B)의 실리콘 기판(1)이 많이 산화되어 두꺼운 버즈빅(B)이 형성된다.
제2c도는 1차 필드 산화막(4A)을 습식식각으로 제거한 상태의 단면도이다. 이와같은 습식식각 공정 후 제2b도의 굵은 버즈빅으로 인해 제1질화막(3) 하부의 실리콘 기판(1)의 노출되는 면적이 증가됨을 알 수 있다.
제2d도는 전체 구조 상부에 제2질화막(5A)형성한 상태의 단면도이다.
이때 제2질화막(5A)은 80 내지 120Å정도로 얇게 형성한다.
제2e도에 도시된 바와 같이, 마스크를 사용하지 않고 상기 제2질화막(5A)을 식각하여 필드 영역의 측벽에만 제2질화막(5A)을 잔류시킨다. 이때 노출되는 실리콘 기판(1)의 면적증가로 인하여 잔류되는 제2질화막(5A)의 양이 증가되어 2차 필드 산화막 형성시 실링효과를 증가시킨다.
제2f도는 2차 필드 산화막(7A)을 형성시킨 상태의 단면도이고, 제2g도는 잔류된 제1 및 제2질화막(3 및 5A), 패드 산화막(2)을 제거한 후 상기 2차 필드 산화막(7A)을 평탄화시킨 후의 단면도이다.
이와같이 하므로써 필드 산화막 형성이 완료된다.
상술한 바와 같이, 본 발명에 의하면 실리콘 기판을 일부 식각하고 고온에서 1차 필드 산화막을 성장시킨 후 제거하여 제1질화막 하부의 실리콘 기판의 노출되는 면적을 증가시킨 다음 제2질화막으로 실링하여 2차 필드 산화막을 형성하므로써 버즈빅의 길이를 감소시킬 수 있는 탁월한 효과가 있다.

Claims (3)

  1. 실리콘 기판 상부에 패드 산화막 및 제1질화막을 순차적으로 형성시킨 후 필드 영역의 제1질화막 및 패드 산화막을 식각하여 노출된 실리콘 기판을 100 내지 300Å정도의 깊이로 식각하는 단계와, 고온 산화 공정을 실시하여 상기 필드 영역에 1차 필드 산화막을 형성시키는 단계와, 상기 1차 필드 산화막을 습식식각으로 제거한 후 전체 구조 상부에 제2질화막을 형성시키는 단계와, 마스크를 사용하지 않고 상기 제2질화막을 식각하여 상기 필드 영역의 측벽에만 제2질화막을 잔류시킨 후 2차 필드 산화막을 형성시키는 단계와, 잔류하는 제1 및 제2질화막, 패드 산화막을 제거하고 상기 2차 필드 산화막을 평탄화시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  2. 제1항에 있어서, 상기 패드 산화막은 100 내지 150Å, 제1질화막은 1500 내지 2000Å, 제2질화막은 80 내지 120Å 정도의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  3. 제1항에 있어서, 상기 1차 필드 산화막은 1100 내지 1200℃의 고온 산화 공정으로 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
KR1019940038575A 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법 KR0151607B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038575A KR0151607B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038575A KR0151607B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR960026579A KR960026579A (ko) 1996-07-22
KR0151607B1 true KR0151607B1 (ko) 1998-12-01

Family

ID=19404793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038575A KR0151607B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0151607B1 (ko)

Also Published As

Publication number Publication date
KR960026579A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JPS6340337A (ja) 集積回路分離法
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
KR0161112B1 (ko) 반도체 소자 격리방법
KR0151607B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100468674B1 (ko) 반도체장치의소자분리방법
KR0183718B1 (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
US4353159A (en) Method of forming self-aligned contact in semiconductor devices
KR100223282B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100249026B1 (ko) 반도체장치의 소자 격리 방법
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
KR100249167B1 (ko) 격리막 형성 방법
KR0166500B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR19990021358A (ko) 반도체 소자의 소자 분리방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100223278B1 (ko) 플래쉬 메모리 셀 제조방법
KR100239403B1 (ko) 격리막 형성 방법
KR930010726B1 (ko) 반도체 장치의 소자분리방법
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR100248813B1 (ko) 필드산화막 형성방법
KR100297098B1 (ko) 반도체소자의필드산화막형상방법
KR100204022B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19980055924A (ko) 반도체 소자의 필드산화막 형성방법
KR19990057360A (ko) 반도체소자의 소자분리막 제조방법
KR920020701A (ko) 반도체 장치의 소자 격리 방법
KR19980067839A (ko) 격리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060522

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee