KR100248813B1 - 필드산화막 형성방법 - Google Patents
필드산화막 형성방법 Download PDFInfo
- Publication number
- KR100248813B1 KR100248813B1 KR1019930010824A KR930010824A KR100248813B1 KR 100248813 B1 KR100248813 B1 KR 100248813B1 KR 1019930010824 A KR1019930010824 A KR 1019930010824A KR 930010824 A KR930010824 A KR 930010824A KR 100248813 B1 KR100248813 B1 KR 100248813B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- film
- oxide film
- mask
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000003647 oxidation Effects 0.000 title claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract description 48
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000010292 electrical insulation Methods 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- -1 spacer nitride Chemical class 0.000 abstract description 10
- 210000003323 beak Anatomy 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자 제조공정중 소자간의 전기적인 절연을 위한 소자 분리막인 필드산화막 형성방법에 관한 것으로, 실리콘기판(1) 상에 산화막(2)과 질화막(3)을 형성한 다음, 마스크(6)를 형성하고 상기 마스크(6)를 이용하여 질화막93)을 소정부위 식각하는 제1단계, 국부산화공정을 진행하여 국부적으로 산화막(7)을 형성한 다음, 상기 잔여 질화막(3) 및 산화막(2, 7)을 식각하여 완전히 제거하는 제2단계, 다시 산화막(20)과 질화막(30)을 증착하고 감광막을 사용하여 상기 산화막(7)이 제거된 부위에 마스크(4)를 형성하는 제3단계, 상기 마스크(4)를 이용하여 상기 질화막(30)을 소정부위 제거한 다음, 다시 질화막(8)을 증착하는 제4단계, 상기 질화막(8)을 건식식각하여 기존 질화막(30)의 모서리에 스페이서 질화막(8')을 형성하는 제5단계, 국부산화공정을 진행하여 낮은 단차지역에 필드산화막(5)을 형성하는 제6단계 및, 상기 잔여 질화막(30) 및 스페이서 질화막(8')을 식각하여 제거하는 제7단계를 포함하여 이루어짐으로써, 버즈빅 길이를 최소화시킬 수 있어 소자특성에 영향을 미치지 않고 소자간의 전기적인 절연을 효과적으로 수행할 수 있어, 반도체 소자의 고집적화에 따라 소자간 간격이 점점 작아지는 고집적 소자의 소자격리 공정에 효과적이다.
Description
제1도는 종래방법에 따른 필드산화막 형성 공정 단면도.
제2도는 본 발명의 일 실시예에 따른 필드산화막 형성 공정 정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2, 7, 20 : 산화막
3, 8, 30 :질화막 4 : 포지티브 감광막에 의해 형성된 마스크
5 : 필드산화막 6 : 네가티브 감광막에 의해 형성된 마스크
8' : 스페이서 질화막
본 발명은 반도체 소자 제조공정중 소자간의 전기적인 절연을 위한 소자 분리막인 필드산화막 형성방법에 관한 것이다.
종래의 소자간 분리 기술은 국부적인 산화에 의한 산화물 격리 방법을 사용하고 있는데, 산화물 격리방법은 실리콘위에 산화물을 형성하고 그 위에 실리콘 질화막을 증착하여 사용하는데 이를 첨부된 도면 제1도를 통하여 살펴보면 다음과 같다.
먼저 제1a도에서 도시된 바와 같이 실리콘 기판(1)상에 산화막(2)과 질화막(3)을 증착한 후 감광막을 사용하여 마스크(4)를 형성한 단면도이다. 여기서 산화막(2)은 질화막의 스트레스 흡수용이며 질화막(3)은 소자격리지역의 국부산화를 모적으로 사용한다.
제1b도는 상기 마스크(4)를 사용하여 질화막(3)을 소정부위 식각한 상태의 단면도이다.
제1c도는 소자격리지역에 국부적으로 필드산화막(5)을 형성한뒤의 단면도이다. 도시된 바와 같이 1차적으로 형성된 질화막 패턴의 모서리쪽으로 두꺼운 산화막이 형성되어 결국 소자형성지역이 질화막 패턴보다 휠씬 작게 형성되었음을 알 수 있다.
제1d도는 최종적으로 남은 질화막을 제거한 상태를 도시한 단면도이다.
상기와 같이 이루어지는 종래방법은 새부리형태(bire's beak)를 어느 정도 줄일 수가 있다. 그러나 버즈빅 길이를 효과적으로 줄이기 위해서는 질화막의 두께를 계속 증가시켜야 되나 어느 두께 이상이 되면 누설전류가 증가하는등 소자특성에 약영향을 미치는 단점이 따른다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 소자의 특성저하 없이 버즈빅을 최소한으로 감소시키는 필드산화막 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명인 필드산화막 형성방법은 실리콘기탄 상에 산화막과 질화막을 형성한 다음, 마스크를 형성하고 상기 마스크를 이용하여 질화막을 형성한 다음, 마스크를 형성하고 상기 마스크를 이용하여 질화막을 소정부위 식각하는 제1단계, 국부산화공정을 진행하여 국부적으로 산화막을 형성한 다음, 상기 잔여 질화막 및 산화막을 식각하여 완전히 제거하는 제2단계, 다시 산화막과 질화막을 증착하고 감광막을 사용하여 상기 산화막이 제거된 부위에 마스크를 형성하는 제3단계, 상기 마스크를 이용하여 상기 질화막을 소정부위 제거한 다음, 다시 질화막을 증착하는 제4단계, 상기 질화막을 건식식각하여 기존 질화막의 모서리에 스페이서 질화막을 형성하는 제5단계, 국부산화공정을 진행하여 낮은 단차지경에 필드산화막을 형성하는 제6단계, 및 상기 잔여 질화막 및 스페이서 질화막을 식각하여 제거하는 제7단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제2도를 참조하여 본 발명을 상술하면, 제2a도 내지 제2j도는 본 발명에 따른 소자 분리막 형성 공정단면도이다.
우선, 제2a도는 실리콘기판(1) 상에 산화막(2)과 질화막(3)을 형성한 다음, 네가티브 감광막을 사용하여 마스크(6)를 형성한 단면도이다.
제2b도는 상기 마스크(6)를 이용하여 질화막(3)을 소정부위 식각한 상태의 단면도이다.
제2c도는 열산화공정을 이용하여 국부산화공정을 완료한뒤 상기 질화막이 제거된 부위에 국부적으로 산화막(7)이 형성된 단면도이다.
제2d도는 상기 잔여 질화막(3) 및 산화막(2, 7)을 습식식각하여 완전히 제거한뒤 소자형성지역과 소자격리지역에 단차가 형성된 상태를 도시한 단면도이다.
제2e도는 다시 산화막(20)과 질화막(30)을 증착하고 포지티브 감광막을 사용하여 마스크(4)을 형성한 상태의 단면도이다.
제2f도는 상기 마스크(4)를 이용하여 상기 질화막(30)을 소정부위 제거한 다음, 다시 질화막(8)을 증착한 단면도이다.
제2g도는 상기 질화막(8)을 건식식각하여 기존 질화막(30)의 모서리에 스페이서 질화막(8')을 형성한 상태의 단면도이다. 여기서 상기 스페이서 질화막(8')의 역할은 실리콘기판을 산화시키는 원료인 산소가스가 기존 질화막 하부로 침투하여 산화되는 효과를 감소시키기 위한 장벽(barrier)역할은 한다. 이때 주의할 것은 스페이서 질화막의 끝부분이 소자격리지역 단차의 상단부에 존재하지 않도록 해야한다. 만일 스페이서 패턴이 소자격리지역의 상단부에 존재할 경우 열산화공정시 산소가스의 침투가 용이해져 버즈빅 감소 효과가 반감될 우려가 있다.
제2h도는 국부산화공정을 진행하여 상기 낮은 단차지역에 필드산화막(5)을 형성한 단면도로서, 도면에 도시된 바와 같이 스페이서 질화막 및 소자형성지역과 소자격리지역과의 단차로인하여 버즈빅이 감소되었음을 알 수 있다.
제2i도는 최종적으로 상기 잔여 질화막(30) 및 스페이서 질화막(8')을 습식식각하여 제거한 상태의 단면도이다.
제2j도는 부가공정으로 더많은 소자형성지역이 요구된 경우 상기 필드산화막(5)을 습식식각으로 일정 두께 제거하여 더 넓은 소자형성지역을 형성한 상태의 단면도이다.
상기와 같이 이루어지는 본 발명은 버즈빅 길이를 최소화시킬 수 있어 소자특성에 영향을 미치지 않고 소자간의 전기적인 절연을 효과적으로 수행할 수 있어, 반도체 소자의 고집적화에 따라 소자간 간격이 점점 작아지는 고집적 소자의 소자격리 고정에 효과적이다.
Claims (2)
- 반도체 소자 제조공정중 소자간의 전기적인 절연을 위한 소자 분리막인 필드산화막 형성방법에 있어서, 실리콘기판(1) 상에 산화막(2)과 질화막(3)을 형성한 다음, 마스크(6)를 형성하고 상기 마스크(6)를 이용하여 질화막(3)을 소정부위 식각하는 제1단계, 국부산화공정을 진행하여 국부적으로 산화막(7)을 형성한 다음, 상기 잔여 질화막(3) 및 산화막(2, 7)을 식각하여 완전히 제거하는 제2단계, 다시 산화막(20)과 질화막(30)을 증착하고 감광막을 사용하여 상기 산화막(7)이 제거된 부위에 마스크(4)를 형성하는 제3단계, 상기 마스크(4)를 이용하여 상기 질화막(30)을 소정부위 제거한 다음, 다시 질화막(8)을 증착하는 제4단계, 상기 질화막(8)을 건식식각하여 기존 질화막(30)의 모서리에 스페이서 질화막(8')을 형성하는 제5단계, 국부산화공정을 진행하여 낮은 단차지역에 필드산화막(5)을 형성하는 제6단계 및, 상기 잔여 질화막(30) 및 스페이서 질화막(8')을 식각하여 제거하는 제7단계를 포함하여 이루어지는 것을 특징으로 하는 필드산화막 형성방법.
- 제1항에 있어서, 상기 제7단계는 더 넓은 소자형성지역을 형성하기 위하여 상기 필드산화막(5)을 습식식각으로 일정 두께 제거하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 필드산화막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930010824A KR100248813B1 (ko) | 1993-06-14 | 1993-06-14 | 필드산화막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930010824A KR100248813B1 (ko) | 1993-06-14 | 1993-06-14 | 필드산화막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001945A KR950001945A (ko) | 1995-01-04 |
| KR100248813B1 true KR100248813B1 (ko) | 2000-03-15 |
Family
ID=19357378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930010824A KR100248813B1 (ko) | 1993-06-14 | 1993-06-14 | 필드산화막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248813B1 (ko) |
-
1993
- 1993-06-14 KR KR1019930010824A patent/KR100248813B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001945A (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100248813B1 (ko) | 필드산화막 형성방법 | |
| KR100245075B1 (ko) | 반도체소자의 소자격리 산화막 형성방법 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| KR100239403B1 (ko) | 격리막 형성 방법 | |
| KR0172268B1 (ko) | 반도체 소자의 제조방법 | |
| KR100196422B1 (ko) | 반도체장치의 소자분리 영역의 형성방법 | |
| KR0151607B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR0146526B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0124643B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100223278B1 (ko) | 플래쉬 메모리 셀 제조방법 | |
| KR0140809B1 (ko) | 반도체 장치의 소자 분리 공정에서의 완충 폴리실리콘막 제거방법 | |
| KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| KR970000649B1 (ko) | 반도체 장치의 필드 산화막 형성방법 | |
| KR960008563B1 (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100249167B1 (ko) | 격리막 형성 방법 | |
| KR100317332B1 (ko) | 반도체소자의 제조방법 | |
| KR100335776B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100202655B1 (ko) | 이피롬 메로리 셀 제조방법 | |
| KR100418300B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR0158943B1 (ko) | 반도체 소자의 소자분리 절연막 형성방법 | |
| KR0141106B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051116 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |