KR970000649B1 - 반도체 장치의 필드 산화막 형성방법 - Google Patents

Abstract

내용 없음.

Description

반도체 장치의 필드 산화막 형성방법

제1a도 내지 제1d도는 종래기술에 따른 LOCOS 공정에 의한 필드 산화막 형성 공정도.

제2a도 내지 제2j도는 본 발명의 일실시예에 따른 LOCOS 공정에 의한 필드 산화막 형성 공정도.

* 도면의 주요부분에 대한 부호의 설명

21 : 실리콘 기판 22 : 패드 산화막

23 : 제1질화막 패턴 24 : 폴리실리콘막

25 : 제2질화막 26,28 : 포토 레지스트 패턴

27 : 필드 산화막

본 발명은 반도체 장치 제조 공정중 소자 및 셀간의 격리(isolation)를 위한 필드 산화막 형성방법에 관한 것이다.

일반적으로 반도체 장치 제조 분야에 단위셀 형성은 소자의 다이(die) 면적을 결정하는 가장 기초적인 공정이 된다. 아울러 소자의 집적도가 향상됨에 따라 셀 면적을 줄이기 위한 기술이 필요하며 향후 소자 개발의 관건으로 작용하고 있다.

반도체 소자의 제조에 있어서 집적도 향상을 이루기 위해서는 단위셀을 많이 형성시켜야 하나 제한된 칩의 면적에 의햐여 소자의 집적도는 제약을 받게 된다. 따라서 현재의 기술로는 소자의 집적도 향상에 한계가 있게 된다.

반도체 제조시 단위셀간의 격리를 위하여 사용되는 국부산화(LOCOS : Local Oxidation Of Silicon)기술에서 활성영역으로 침투해 들어오는 버즈비크(bird's beak)는 제한된 활성영역을 삭감시키므로 소자집적도에 악영향을 미칠 수 있다.

종래의 필드 산화막 형성 공정을 제1a도 내지 제1d도를 참조하여 살펴보면 다음과 같다.

먼저, 제1a도와 같이 실리콘 기판(1)에 패드 산화막(2), 질화막(3)을 차례로 중착하고, 소자분리 마스크 패턴인 감광막(4) 패턴을 형성한다.

이어서 상기 감광막(4) 패턴을 마스크로 사용하여 제1b도와 같이 질화막(3)을 소정의 크기로 패턴한다.

이어서, 제1c도와 같이 열산화하여 필드 산화막(5)을 형성하고, 제1d도에 도시된 바와 같이 소자 형성에 불필요한 증착막을 제거한다.

그러나 상기 종래의 필드 산화막 형성방법은 버즈비크가 형성되어 활성영역의 면적을 축소하게 되어 결국 소자의 고집적도를 이루는데 있어 방해가 되는 문제점이 따랐다.

상기 문제점을 해결하기 위하여 안출된 본 발명은 버즈비크의 발생억제로 활성영역을 증가시켜 소자의 고집적화를 이룰 수 있는 필드 산화막 형성방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 반도체 기판상에 패드 산화막과 제1질화막을 차례로 형성하는 단계 ; 소자분리를 위한 제1마스크 및 식각 공정으로 상기 제1질화막을 패터닝하는 단계 ; 전체 구조 상부 표면을 따라 일정두께의 완충막과 제2질화막을 차례로 형성하는 단계 ; 상기 제1마스크의 개구에 포함되면서 그보다는 적은 개구를 갖는 제2마스크 및 식각 공정으로 상기 제2질화막을 식각하고 상기 완충막을 일부 두께 식각하는 단계 ; 필드 산화를 실시하여 필드 산화막을 형성하는 단계 ; 상기 필드 산화 후 잔류하는 상기 제2질화막 및 상기 완충막을 제거하는 단계 ; 상기 필드 산화막의 가장자리 버즈비크 부위와 질화막이 노출되도록 제3마스크 및 식각 공정을 실시하여 상기 필드 산화막의 버즈비크를 식각하는 단계 ; 및 상기 제2질화막을 제거하는 단계를 포함하여 이루어진다.

이하, 첨부된 도면 제2a도 내지 제2j도를 참조하여 본 발명을 상세히 설명하면 다음과 같다.

먼저, 제2a도와 같이 종래의 방법과 동일하게 실리콘 기판(21)에 패드 산화막(22)과 제1질화막을 차례로 형성한 다음, 아이솔레이션 제1마스크 및 식각 공정으로 제1질화막 패턴(23)을 형성한다.

제2b도와 같이 전체 구조 상부에 버퍼 폴리실리콘막(24)을 형성하고, 제2c도와 같이 제2질화막(25)을 형성한 다음 상기 제1마스크보다 적은 개구를 가지는 제2마스크, 즉 포토레지스트 패턴(26)을 형성한다. 여기서 중요한 점은 제2마스크의 개구가 제1마스크 개구에 포함되면서 적은 크기를 가지도록 디자인 해야하는데, 이는 이후의 공정에서 밝혀지겠지만 제1질화막의 측벽을 폴리실리콘막으로 감싸주어 필드 산화시 제1질화막이 치켜지지 않도록 하기 위해서이다. 이때 상기 폴리실리콘막(24)은 버퍼 산화막으로 형성할 수도 있다.

이어서, 제2d도에 도시된 바와 같이 제2마스크인 포토레지스트 패턴(26)을 식각장벽으로 제2질화막(25)을 식각하고, 계속해서 폴리실리콘막(24)을 일부 두께만 식각한다. 일부두께의 폴리실리콘막을 잔류시키는 이유는, 잔류 폴리실리콘막이 없을시 필드 산화에서 산소가 패드 산화막과 직접 접촉하여 제1질화막 아래부위로의 버즈비크를 일으킬 수 있기 때문이다.

이어서, 제2e도는 포토레지스트 패턴(26)을 제거하고, 필드 산화하여 필드 산화막(27)을 형성한 상태로서, 여기서 도면에 도시한 바와 같이 제2질화막(25)은 약간 치켜 올라가지만, 제1질화막(23)은 그 측벽에 형성된 폴리실리콘막 및 잔류 폴리실리콘막에 의해 치켜 올라가지 않고 있어 버즈비크가 억제되었음을 알 수 있다.

이어서, 제2f도와 같이 제2질화막을 제거하고, 제2g도와 같이 필드 산화 후 잔류하고 있는 폴리실리콘막을 제거한다.

이어서, 제2h도와 같이 제2질화막이 치켜져 형성되었던 제1질화막 상부의 버즈비크를 제거하기 위하여 포토레지스트 패턴(28)을 형성하고, 제2i도와 같이 필드 산화막(7)의 버즈비크 부위를 식각한다. 여기서 제1질화막 패턴(23)은 버즈비크 부위만이 선택적 식각이 용이하도록 하여 준다. 버즈비크를 식각하여 주는 이유는 타포로지(topology, 실리콘 기판과 필드 산화막간의 단차)를 완화시킬 목적으로 실시하는 것이다.

이어서, 제2j도와 같이 포토레지스트 패턴(28) 및 제1질화막 패턴(23)을 제거하여, 실리콘 기판(21)상에 버즈비크가 존재하지 않는 필드 산화막(27)만이 형성되어 있는 상태를 보여준다.

상기와 같이 이루어지는 본 발명은 제1질화막 하부에 형성되는 버즈비크를 억제하여 소자의 활성영역을 증가시키며, 제1질화막 상부에 발생되는 버즈비크는 선택적으로 제거하여 기판의 타포러지를 완화시키는 것으로, 소자의 고집적화와 타포로지 완화에 따른 공정 마진을 확보할 수 있다.

Claims (2)

1. 반도체 장치 제조 방법에 있어서, 반도체 기판상에 패드 산화막과 제1질화막을 차례로 형성하는 단계 ; 소자분리를 위한 제1마스크 및 식각 공정으로 상기 제1질화막을 패터닝하는 단계 ; 전체 구조 상부 표면을 따라 일정두께의 완충막과 제2질화막을 차례로 형성하는 단계 ; 상기 제1마스크의 개구에 포함되면서 그보다는 적은 개구를 갖는 제2마스크 및 식각 공정으로 상기 제2질화막을 식각하고 상기 완충막을 일부 두께 식각하는 단계 ; 필드 산화를 실시하여 필드 산화막을 형성하는 단계 ; 상기 필드 산화 후 잔류하는 상기 제2질화막 및 상기 완충막을 제거하는 단계 ; 상기 필드 산화막의 가장자리 버즈비크 부위와 질화막이 노출되도록 제3마스크 및 식각 공정을 실시하여 상기 필드 산화막의 버즈비크를 식각하는 단계 ; 및 상기 제2질화막을 제거하는 단계를 포함하여 이루어진 반도체 장치의 필드 산화막 형성방법.
2. 제1항에 있어서, 상기 완충막은 폴리실리콘인 것을 특징으로 하는 반도체 장치의 필드 산화막 형성방법