KR100218727B1

KR100218727B1 - 반도체 소자의 콘택홀 형성방법

Info

Publication number: KR100218727B1
Application number: KR1019950039162A
Authority: KR
Inventors: 김근태; 김진웅
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1995-11-01
Filing date: 1995-11-01
Publication date: 1999-09-01
Also published as: KR970030326A

Abstract

본 발명은 본도체 소자의 콘택홀 형성 방법에 관한 것으로, 하부층의 손상없이 미세패턴의 콘택홀을 형성하기 위하여, 다결정실리콘층을 증착하여 콘택홀 지역에 적정크기의 다결정실리콘패턴을 형성한 다음, 그 상부에 평탄화된 절연막을 증착하고, 셀부와 주변회로부에 동시에 콘택홀을 형성하므로써 반도체 소자의 콘택공정마진을 증가시키고, 그에 따른 반도체 소자의 생산성 및 특성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 콘택홀 형성방법

제1도 내지 제8도는 본 발명의 실시예에 의해 반도체소자의 콘택홀을 형성하는 단계를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 기판 2 : 소자 분리막

3 : 게이트산화막 4 : 게이트전극

5 : 하드마스크 6 : 제1 산화막

7, 11 : 감광막 8, 12 : 산화막 스페이서

9' : 다결정실리콘패턴 10 : 제1 감광막패턴

13 : 제2 산화막 14 : BPSG막

15 : 감광막 패턴

본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 다결정 실리콘을 이용하여 콘택홀 지역에 비트라인 패턴을 미리 형성하고, 그 상부에 절연층을 증착하고, 콘택홀을 형성하므로써, 마스크상의 오정렬과 크기에 관계없고 게이트 전극의 손상없이 콘택홀 형성이 가능한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.

일반적으로, 기존의 콘택홀 형성방법은 두꺼운 절연층의 상부에 포토레지스트층을 두껍게 도포한 후 노광 및 현상공정으로 포토레지스트패턴을 형성하고, 이것을 마스크로 사용하여 하부에 있는 절연층을 식각하여 콘택홀을 형성한다.

그러나, 장치가 고집적화됨에 따라 셀 크기가 감소되어 미세한 크기의 콘택홀이 요구되어 미세패턴의 콘택홀 형성시 하부층인 케이트전극과 비트라인에 손상을 가하게 되는 문제가 발생한다.

따라서, 본 발명에서는 하부층의 손상없이 미세패턴의 콘택홀을 형성하기 위하여, 다결정실리콘층을 증착하여 콘택홀 지역에 적정크기의 다결정실리콘 패턴을 형성하고, 그 상부에 절연막을 증착하고, 콘택홀을 형성하는 반도체 소자의 콘택홀 형성방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 형성방법은,

이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 하자.

제1도 내지 제8도는 본 발명의 실시예에 의한 디램의 콘택홀 형성 단계를 도시한 단면도로서, A 영역은 셀 지역을 나타내고, B 영역은 주변회로지역의 일부분을 각각 나타낸다.

제1도는 셀 지역(A)의 반도체기판(1)의 상부에 필드산화막(2)을 형성하고, 셀 지역(A)과 주변회로지역(B)의 전체 반도체 기판(1)의 상부에 게이트산화막(3)과 게이트 전극(4)을 형성하고, 상기 게이트전극(4)의 상부에 하드마스크(5)를 형성하고, 전체 구조의 상부에 일정두께의 제1산화막(6)을 증착한 단면도이다.

제2도는 주변회로지역(B)의 상부에 감광막(7)을 도포한 단면도이다.

제3도는 셀 지역(A)의 제1 산화막(6)을 하드 마스크(5)의 상부가 노출될 때까지 식각하여 게이트산화막(3)과 하드마스크(5)의 측벽에는 산화막스페이서(8)를 형성하고, 주변 회로지역(B)에 있는 상기 감광막(7)을 제거한 단면도이다.

제4도는 웨이퍼 전체 구조의 상부에 다결정 실리콘층(9)을 증착하고, 그 상부에 감광막을 도포한 후, 셀 영역(A)에서 콘택홀 예를 들어 비트라인 콘택홀과 저장전극 콘택홀지역에만 다결정 실리콘패턴이 남도록 제1 감광막패턴(10)을 형성한 단면도이다.

제5도는 상기 제1 감광막 패턴(10)을 사용하여 다결정실리콘(9)을 식각하므로써, 주변회로지역(B)의 다결정실리콘(9)이 모두 제거되고, 셀 지역(A)에는 다결정실리콘패턴(9')이 형성된 단면도이다.

제6도는 셀 지역(A)의 상부에 감광막(11)을 도포하고, 주변회로영역 (B)에 노출된 상기 제1 산화막(6)을 하드마스크(5)의 상부가 노출될 때까지 식각하여 게이트전극(4)과 하드마스크(5)의 측벽에 산화막스페이서(12)를 형성하고, 이온 주입 공정을 수행한 단면도이다.

제7도는 상기 감광막(11)을 제거한 다음, 전체 구조의 상부에 일정두께의 제2산화막(13)을 증착하고, 그 상부에 BPSG막(14)을 평탄하게 형성하고, 그 상부에 감광막을 도포한 후, 노광 및 현상공정을 이용하여 비트라인 콘택홀 마스크용 감광막패턴(15)을 형성한 단면도이다.

제8도는 상기 감광막 패턴(15)을 마스크로 사용하여 상기 BPSG막(14)과 그 하부의 제2 산화막(13)을 식각하여 셀 지역(A)의 다결정실리콘패턴(9')의 상부가 드러난 비트라인 콘택홀(16)을 형성하는 동시에 주변회로지역(B)은 반도체 기판(1)이 노출된 비트라인 콘택홀(17)을 형성한 단면도이다.

이때, 셀 지역(A)은 다결정실리콘패턴(9')이 게이트(3)의 상부에 위치하기 때문에 콘택홀 형성시 공정의 여유도가 확보되며, 게이트전극이 손상될 염려가 없다.

본 발명의 콘택홀 형성 방법은 다결정실리콘패턴의 크기 조절에 따라 마스크상의 노광한계 및 오정렬에 관계없이 미세 콘택홀을 형성할 수 있으며, 상대적으로 콘택홀 크기에 여유도가 있는 주변회로지역의 콘택홀 형성시에도 반도체기판 대 BPSG의 식각비가 50 : 1로 충분하기에 미세 콘택홀 형성에 아무런 문제가 없다.

참고로, 상기와 같은 방법은 캐패시터 저장전극 콘택홀 형성에도 적용될 수 있다.

상술한 바와 같이 본 발명의 반도체 소자의 콘택홀 형성 방법은 다결정실리콘을 증착하여 콘택홀 지역에 적정크기의 다결정실리콘패턴을 형성하고, 그 상부에 절연막을 증착하고, 콘택홀을 형성하여 마스크상의 문제점이나 하부층의 손상없이 셀 지역과 주변회로지역의 미세콘택홀을 형성하는 이점을 제공한다.

Claims

하드마스크가 구비된 게이트전극이 형성된 반도체기판 상부에 제1 산화막을 일정두께 형성하는 공정과, 상기 반도체기판의 셀부분만을 노출시키는 마스크를 이용한 이방성식각공정으로 상기 셀부의 게이트전극 측벽에 제1 산화막 스페이서를 형성하는 공정과, 상기 반도체기판의 전표면상에 다결정실리콘을 형성하는 공정과, 상기 반도체기판의 주변회로부를 노출시키며 셀부의 콘택영역 상부에 상기 다결정실리콘을 차광시키는 마스크를 이용하여 상기 셀부의 콘택영역에 다결정실리콘패턴을 형성하는 공정과, 상기 주변회로부만을 노출시키는 마스크를 이용하여 상기 주변회로부의 제1 산화막을 이방성식각함으로써 상기 주변회로부의 게이트전극 측벽에 제1산화막 스페이서를 형성하고, 상기 반도체기판에 불순물을 주입하여 불순물 접합 영역을 형성하는 공정과, 전체표면상부에 제2 산화막을 일정두께 형성하는 공정과, 전체표면상부를 평탄화시키는 BPSG 막을 형성하는 공정과, 상기 셀부의 다결정실리콘패턴 및 주변회로부의 반도체 기판을 노출시키는 콘택마스크를 이용한 식각공정으로 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성 방법.
제1항에 있어서, 상기 콘택홀을 비트라인 콘택홀 또는 저장전극 콘택홀로 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.