KR970030326A - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR970030326A
KR970030326A KR1019950039162A KR19950039162A KR970030326A KR 970030326 A KR970030326 A KR 970030326A KR 1019950039162 A KR1019950039162 A KR 1019950039162A KR 19950039162 A KR19950039162 A KR 19950039162A KR 970030326 A KR970030326 A KR 970030326A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
oxide film
film
cell region
Prior art date
Application number
KR1019950039162A
Other languages
English (en)
Other versions
KR100218727B1 (ko
Inventor
김근태
김진웅
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950039162A priority Critical patent/KR100218727B1/ko
Publication of KR970030326A publication Critical patent/KR970030326A/ko
Application granted granted Critical
Publication of KR100218727B1 publication Critical patent/KR100218727B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택홀 형성 방법에 관한 것으로, 하부층의 손상없이 미세패턴의 콘택홀을 형성하기 위하여, 다결정실리콘층을 증착하여 콘택홀 지역에 적정크기의 다결정실리콘패턴을 형성하고, 그 상부에 절연막을 증착하고, 콘택홀을 형성한다.

Description

반도체 소자의 콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제8도는 본 발명의 실시예에 의해 반도체소자의 콘택홀을 형성하는 단계를 도시한 단면도.

Claims (3)

  1. 반도체기판의 상부에 게이트산화막과 게이트전극을 형성하고, 상기 게이트전극의 상부에 하드마스크를 형성하는 단계와, 전체 구조의 상부에 일정두께의 제1 산화막을 증착하는 단계와, 주변회로지역의 상부에만 감광막을 도포하는 단계와, 셀 지역에서 노출된 제1 산화막을 식각하여 게이트와 하드마스크의 측벽에는 산화막스페이서를 형성하는 단계와, 상기 감광막을 제거하는 단계와; 셀지역의 상부에만 감광막을 도포하고, 주변회로영역에서 노출된 제1 산화막을 식각하여 게이트와 하드마스크의 측벽에 산화막스페이서를 형성하는 단계와, 상기 셀 지역에만 도포된 감광막을 제거하는 단계와, 셀 지역에만 다결정실리콘패턴을 형성하는 단계와, 전체 구조의 상부에 제2산화막을 증착하는 단계와, 그 상부에 BPSG막을 평탄하게 형성하고, 그 상부에 콘택홀 마스크용 감광막패턴을 형성하는 단계와, 노출된 상기 BPSG막과 그 하부의 제2산화막을 식각하여 셀 지역의 다결정실리콘패턴이 노출되는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 다결정실리콘패턴은 셀 영역에서 콘택홀이 예정된 지역에 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
  3. 제1항에 있어서, 상기 콘택홀은 비트라인 콘택홀 또는 저장전극 콘택홀로 형성되는 것을 특징으로 하는 반도체소자의 콘택홀 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039162A 1995-11-01 1995-11-01 반도체 소자의 콘택홀 형성방법 KR100218727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039162A KR100218727B1 (ko) 1995-11-01 1995-11-01 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039162A KR100218727B1 (ko) 1995-11-01 1995-11-01 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR970030326A true KR970030326A (ko) 1997-06-26
KR100218727B1 KR100218727B1 (ko) 1999-09-01

Family

ID=19432606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039162A KR100218727B1 (ko) 1995-11-01 1995-11-01 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100218727B1 (ko)

Also Published As

Publication number Publication date
KR100218727B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR930018659A (ko) 고집적 소자용 미세 콘택 형성방법
KR960002851A (ko) 반도체소자의 캐패시터 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR950007106A (ko) 디램(dram)셀 커패시터 제조방법
KR960043176A (ko) 캐패시터 제조방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR970024210A (ko) 반도체 소자의 디램 제조방법
KR950004401A (ko) 반도체소자 제조방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR970053959A (ko) 반도체 장치의 제조 방법
KR930014972A (ko) 고집적 소자의 콘택제조방법
KR970052405A (ko) 반도체장치의 미세 콘택홀 형성 방법
KR960002827A (ko) 반도체 소자의 캐패시터 제조방법
KR960005957A (ko) 다층배선 형성방법
KR940016828A (ko) 반도체 소자의 캐패시터 제조방법
KR950007100A (ko) 자기정렬 콘택 형성 방법
KR970053985A (ko) 반도체 소자의 캐패시터 제조방법
KR970053941A (ko) 반도체 소자의 전하저장전극 제조방법
KR960005990A (ko) 반도체 소자의 캐패시터 제조방법
KR940016920A (ko) 저부게이트 박막트랜지스터 제조방법
KR960039356A (ko) 반도체 소자의 전하저장전극 제조방법
KR970054151A (ko) 반도체 소자의 캐패시터 제조방법
KR970054158A (ko) 반도체 소자의 캐패시터 형성방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee