KR970024210A - 반도체 소자의 디램 제조방법 - Google Patents
반도체 소자의 디램 제조방법 Download PDFInfo
- Publication number
- KR970024210A KR970024210A KR1019950036429A KR19950036429A KR970024210A KR 970024210 A KR970024210 A KR 970024210A KR 1019950036429 A KR1019950036429 A KR 1019950036429A KR 19950036429 A KR19950036429 A KR 19950036429A KR 970024210 A KR970024210 A KR 970024210A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- layer
- insulating layer
- polysilicon layer
- polysilicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 디램 제조방법을 개시한다. 개시된 방법은 소자 분리막과 게이트 전극, 소오스 전극 및 드레인 전극을 구비한 반도체 기판에 제1절연막을 형성하고 상기 드레인 전극을 노출시키는 비트 라인 콘택홀을 형성한다음 비트라인을 형성하고 전체 구조 상부에 제2절연막을 형성한후 스토리지 노드 콘택홀을 형성한 후, 상부에 유전체막을 형성하고 플레이트 전극을 형성하는 반도체 소자의 디램 제조방법에 있어서, 상기 스토리지 노드 전극은 스토리지 노드 콘택홀이 형성되어 있는 구조물 상부에 제1폴리실리콘층을 증착하는 단계; 상기 제1폴리실리콘층 상부에 제3절연막을 형성하는 단계; 상기 제1폴리실리콘층 및 제3절연막을 형성하는 단계; 상기 제1폴리실리콘층 및 제3절연막을 스토리지 노드 콘택홀 영역 주변에만 존재하도록 소정 부분 식각하는 단계; 상기 구조물 상부에 스페이서용 폴리실리콘을 증착하는 단계; 상기 스페이서용 폴리실리콘을 이방성 식각하여 식각이 이루어진 제1폴리실리콘층 및 제3절연막의 양측벽에 스페이서를 형성하는 단계; 전체 구조 상부에 식각 방지용 절연막을 소정 두께로 형성하는 단계; 상기 식각이 이루어진 제3절연막을 사진 식각 공정에 의해 형성된 마스크 패턴으로 소정 부분을 식각하여 제1폴리실리콘층의 일부분을 노출시키는 단계; 상기 구조물 상부에 제2폴리실리콘층을 형성하는 단계; 상기 제2폴리실리콘층을 소정 부분 식각하여 소정의 패턴을 형성하는 단계; 및 상기 제2폴리실리콘의 하부에 잔존하는 제3절연막을 식각하는 단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도의 (가) 내지 (자)는 본 발명에 따른 반도체 소자의 디램 제조방법을 설명하기 위한 단면도.
Claims (6)
- 소자 분리막과 게이트 전극, 소오스 전극 및 드레인 전극을 구비한 반도체 기판에 제1절연막을 형성하고 상기 드레인 전극을 노출시키는 비트라인 콘택홀을 형성한다음 비트라인을 형성하고 전체 구조 상부에 제2절연막을 형성한후 스토리지 노드 콘택홀을 형성한 후, 상부에 유전체막을 형성하고 플레이트 전극을 형성하는 반도체 소자의 디램 제조방법에 있어서, 상기 스토리지 노드전극은 스토리지 노드 콘택홀이 형성되어 있는 구조물 상부에 제1폴리실리콘층을 증착하는 단계; 상기 제1폴리실리콘층 상부에 제3절연막을 형성하는 단계; 상기 제1폴리실리콘층 및 제3절연막을 형성하는 단계; 상기 제1폴리실리콘층 및 제3절연막을 스토리지 노드 콘택홀 영역 주변에만 존재하도록 소정 부분 식각하는 단계; 상기 구조물 상부에 스페이서용 폴리실리콘을 증착하는 단계; 상기 스페이서용 폴리실리콘을 이방성 식각하여 제1폴리실리콘층 및 제3절연막으로 이루어진 패턴의 양측벽에 스페이서를 형성하는 단계; 전체 구조 상부에 식각 방지용 절연막을 소정 두께로 형성하는 단계; 상기 제3절연막의 소정 부분을 식각하여 제1폴리실리콘층의 일부분을 노출시키는 단계; 상기 구조물 상부에 제2폴리실리콘층을 형성하는 단계; 상기 제2폴리실리콘층을 소정부분 식각하는 단계; 및 상기 제2폴리실리콘층 하부에 잔존하는 제3절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 디램 제조방법.
- 제1항에 있어서, 상기 식각 방지용 절연막은 250 내지 350Å 두께인 것을 특징으로 하는 반도체 소자으 디램 제조방법.
- 제1항에 있어서, 상기 제2폴리실리콘층의 식각 단계에서, 제2폴리실리콘층을 식각하는 식각 매체는 산화막과의 식각 선택비가 50 이상인 매체로 식각하는 것을 특징으로 하는 반도체 소자의 디램 제조방법.
- 제1항에 있어서, 상기 제3절연막의 식각 공정시 식각 방지용 절연막도 동시에 제거되는 것을 특징으로 하는 반도체 소자의 디램 제조방법.
- 제4항에 있어서, 상기 제1절연막은 습식 식각에 의하여 제거되는 것을 특징으로 하는 반도체 소자의 디램 제조방법.
- 제1항에 있어서, 상기 제2폴리실리콘층의 식각단계에서, 상기 제2폴리실리콘층은 하부의 제1폴리실리콘층의 폭보다 좁도록 식각하는 것을 특징으로 하는 반도체 소자의 디램 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036429A KR970024210A (ko) | 1995-10-20 | 1995-10-20 | 반도체 소자의 디램 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950036429A KR970024210A (ko) | 1995-10-20 | 1995-10-20 | 반도체 소자의 디램 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970024210A true KR970024210A (ko) | 1997-05-30 |
Family
ID=66584437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950036429A KR970024210A (ko) | 1995-10-20 | 1995-10-20 | 반도체 소자의 디램 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970024210A (ko) |
-
1995
- 1995-10-20 KR KR1019950036429A patent/KR970024210A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002851A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950034516A (ko) | 반도체 소자 및 그 제조방법 | |
| KR970024210A (ko) | 반도체 소자의 디램 제조방법 | |
| KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR940022712A (ko) | 비아홀(via hole) 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR950004401A (ko) | 반도체소자 제조방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR970030326A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR960012504A (ko) | 반도체 기억장치 제조방법 | |
| KR970053203A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970053941A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR960026473A (ko) | 박막 트랜지스터 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR930014972A (ko) | 고집적 소자의 콘택제조방법 | |
| KR970023726A (ko) | 반도체 소자의 미세콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |