KR970018747A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR970018747A KR970018747A KR1019950030884A KR19950030884A KR970018747A KR 970018747 A KR970018747 A KR 970018747A KR 1019950030884 A KR1019950030884 A KR 1019950030884A KR 19950030884 A KR19950030884 A KR 19950030884A KR 970018747 A KR970018747 A KR 970018747A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- contact hole
- forming
- etching
- conductive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체기판 상에 절연막을 형성하는 공정과; 제1 콘택 홀 영역의 상기 절연막을 하부에 절연막이 잔류되도록 부분적으로 식각하여 제1 콘택 홀을 형성하는 공정과; 상기 제1 콘택 홀 측면에 측벽 스페이서를 형성하는 공정과; 상기 제1 콘택 홀 하부의 절연막을 식각하여 상기 기판과 연결되는 제2 콘택 홀을 형성함과 동시에 상기 측벽 스페이서 측면의 절연막을 소정 두께 식각하는 공정 및; 상기 제1 및 제2 콘택 홀을 포함한 기판의 소정 부분에 제1 도전층을 형성하고, 제1 도전층 위에 유전막과 제2 도전층을 형성하는 공정을 포함하여 소자 제조를 완료하므로써, 1) 기판 손상 및 정션(junction) 손상을 줄일 수 있게 되어 후속 공정을 용이하게 실시할 수 있을 뿐 아니라 리플레쉬(refresh) 특성개선 및 누설전류(leakage current) 감소를 이룰 수 있게 되고, 2) 축적전극용 폴리실리콘의 두께를 조절하여 저장 가능면적을 증가시킬 수 있으며, 3) 공정 단순화를 기할 수 있는 고신뢰성의 반도체소자를 구현할 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(가)도 내지 제2(자)도는 본 발명에 따른 디램 셀의 캐패시터 제조방법을 도시한 공정수순도.
Claims (9)
- 반도체기판 상에 절연막을 형성하는 공정과; 제1 콘택 홀 영역의 상기 절연막을 하부에 절연막이 잔류되도록 부분적으로 식각하여 제1 콘택 홀을 형성하는 공정과; 상기 제1 콘택 홀 측면에 측벽 스페이서를 형성하는 공정과; 상기 제1 콘택 홀 하부의 절연막을 식각하여 상기 기판과 연결되는 제2 콘택 홀을 형성함과 동시에 상기 측벽 스페이서 측면의 절연막을 소정 두께 식각하는 공정 및; 상기 제1 및 제2 콘택 홀을 포함한 기판의 소정 부분에 제1 도전층을 형성하고, 제1 도전층 위에 유전막과 제2 도전층을 형성하는 공정을 포함하여 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 측벽 스페이서는 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제2항에 있어서, 상기 제1 콘택 홀 하부의 절연막과 측벽 스페이서 측면의 절연막 식각 공정은 상기 측벽 스페이서와 절연막의 식각선택비가 15:1 되는 옥사이드 계열의 식각액으로 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1 도전층은 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1 콘택 홀은 절연막 상에 감광막 패턴을 형성하여 콘택 홀 영역을 정의하는 공정과; 상기 감광막 패턴을 마스크로 상기 절연막을 하부에 절연막이 잔류되도록 부분적으로 식각하는 공정 및; 상기 감광막 패턴을 제거하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1 도전층은 그 증착 두께를 조절하여 저장 가능면적을 확보하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 측벽 스페이서는 제1 콘택 홀 및 절연막 상에 상기 절연막에 대해 고식각률 선택비차를 갖는 물질을 증착한 후 이를 건식식각하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제7항에 있어서, 상기 측벽 스페이서는 질화막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제7항에 있어서, 상기 제1 콘택 홀 하부의 절연막과 측벽 스페이서 측면의 절연막 식각공정은 C2F6, C3F6, C4F8, CH2F2, CH3F중 선택된 어느 한 식각 가스를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950030884A KR0179839B1 (ko) | 1995-09-20 | 1995-09-20 | 반도체소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950030884A KR0179839B1 (ko) | 1995-09-20 | 1995-09-20 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970018747A true KR970018747A (ko) | 1997-04-30 |
KR0179839B1 KR0179839B1 (ko) | 1999-03-20 |
Family
ID=19427361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950030884A KR0179839B1 (ko) | 1995-09-20 | 1995-09-20 | 반도체소자의 캐패시터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0179839B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100637688B1 (ko) * | 2000-08-17 | 2006-10-24 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
-
1995
- 1995-09-20 KR KR1019950030884A patent/KR0179839B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0179839B1 (ko) | 1999-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960002851A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR950007098A (ko) | 디램셀 제조방법 | |
KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
KR0154162B1 (ko) | 반도체소자의캐패시터 제조방법 | |
KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960009152A (ko) | 반도체기억장치 제조방법 | |
KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR960012504A (ko) | 반도체 기억장치 제조방법 | |
KR970013354A (ko) | 반도체장치의 커패시터 제조방법 | |
KR980012526A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR970012990A (ko) | 자기 정렬을 이용한 커패시터 제조방법 | |
KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
KR970003949A (ko) | 반도체 소자의 저장전극 제조 방법 | |
KR950010068A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
KR970013348A (ko) | 반도체장치의 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |