KR950034516A - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR950034516A
KR950034516A KR1019940009963A KR19940009963A KR950034516A KR 950034516 A KR950034516 A KR 950034516A KR 1019940009963 A KR1019940009963 A KR 1019940009963A KR 19940009963 A KR19940009963 A KR 19940009963A KR 950034516 A KR950034516 A KR 950034516A
Authority
KR
South Korea
Prior art keywords
electrode
forming
barrier layer
contact hole
insulating film
Prior art date
Application number
KR1019940009963A
Other languages
English (en)
Other versions
KR0126640B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940009963A priority Critical patent/KR0126640B1/ko
Priority to CN95104257A priority patent/CN1049300C/zh
Priority to GB9509207A priority patent/GB2289984B/en
Publication of KR950034516A publication Critical patent/KR950034516A/ko
Application granted granted Critical
Publication of KR0126640B1 publication Critical patent/KR0126640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 전하보존전극을 비트선 사이에 형성하되 비트선상에 도포되어 있는 식각장벽층과 전하보존전극 콘택홀 마스크를 이용하여 콘택홀을 자기정합적으로 형성하고 상기 콘택홀의 내측에 소오스전극과 접촉되는 전하보존전극을 형성하였으므로, 셀영역과 주변회로영역간의 단차가 감소되어 사진현상공정시 촛점심도가 증가되므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체소자의 레이아웃도.

Claims (6)

  1. 반도체기판상에 게이트산화막과 게이트전극 및 게이트전극 양측의 반도체기판에 형성되어 있는 소오스전극과 드레인전극으로 구성되는 모스 전계효과트랜지스터와, 상기 드레인전극과 연결되는 비트선과, 상기 소오스전극과 연결되는 전하보존전극을 구비하는 반도체소자에 있어서, 상기 전하보존전극이 상기 비트선의 사이에 형성되는 것을 특징으로 하는 반도체소자.
  2. 반도체기판상에 소자분리절연막을 형성하는 공정과, 상기 반도체기판상에 게이트산화막과 게이트전극 및 상기 게이트전극과 중첩되는 제1절연막 패턴을 형성하는 공정과, 상기 게이트전극 양측의 반도체기판에 소오스전극과 드레인전극을 형성하는 공정과, 상기 구조의 전표면에 제2절연막을 형성하는 공정과, 상기 제2절연막상에 제1식각장벽층을 형성하는 공정과, 상기 식각장벽층 상에 상기 제1식각장벽층과는 식각선택비차가 있는 물질로된 제3절연막을 형성하는 공정과, 상기 드레인전극상의 제3절연막에서 게이트산화막까지 순차적으로 제거하여 드레인전극을 노출시키는 비트선 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 비트선용 도전층과 제4절연막 및 제2식각장벽층을 순차적으로 형성하는 공정과, 상기 비트선 콘택홀을 메운 도전층의 소정부분을 보호하는 비트선 식각용 마스크로 상기 제2식각장벽층에서 비트선용 도전층을 순차적으로 식각하여 비트선을 패터닝하는 공정과, 상기 구조의 전표면에 제5절연막을 형성하는 공정과, 상기 제2식각장벽층 패턴을 마스크로하여 제5절연막에서 제2절연막까지 순차적으로 식각하여 소오스전극을 노출시키는 전하보존전극 콘택홀을 형성하고 상기 제2식각장벽층 패턴에서 게이트전극까지의 측벽에 절연스페이서를 형성하는 공정과, 상기 전하보존전극 콘택홀의 측벽에 도전층 패턴으로된 전하보존전극을 형성하여 상기 소오스전극과 접촉시키는 공정을 구비하는 반도체소자의 제어방법.
  3. 제2항에 있어서, 상기 제1 및 제2식각장벽층을 질화막 또는 실리콘층으로 형성하는 것을 특징으로 하는 반도체소자의 제어방법.
  4. 제2항에 있어서, 상기 제3 및 제5절연막을 BPSG로 하여 평탄화하는 것을 특징으로 하는 반도체소자의 제어방법.
  5. 제2항에 있어서, 상기 콘택홀 형성후 콘택홀 내측에 노출되어 있는 비트선을 소정두께 열산화시켜 산화막을 형성하고, 후속 공정을 진행하여 전하보존전극을 형성한 후, 상기 제2절연스페이서를 제거하여 전하보존전극의 양면이 모두 노출되도록 하는 공정을 구비하는 것을 특징으로 하는 반도체소자의 제어방법.
  6. 제2항에 있어서, 상기 전하보존전극을 상기 콘택홀을 완전히 메우는 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940009963A 1994-05-07 1994-05-07 반도체소자 및 그 제조방법 KR0126640B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940009963A KR0126640B1 (ko) 1994-05-07 1994-05-07 반도체소자 및 그 제조방법
CN95104257A CN1049300C (zh) 1994-05-07 1995-05-05 制造半导体器件的方法
GB9509207A GB2289984B (en) 1994-05-07 1995-05-05 Method for the fabrication of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940009963A KR0126640B1 (ko) 1994-05-07 1994-05-07 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950034516A true KR950034516A (ko) 1995-12-28
KR0126640B1 KR0126640B1 (ko) 1998-04-02

Family

ID=19382624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009963A KR0126640B1 (ko) 1994-05-07 1994-05-07 반도체소자 및 그 제조방법

Country Status (3)

Country Link
KR (1) KR0126640B1 (ko)
CN (1) CN1049300C (ko)
GB (1) GB2289984B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213209B1 (ko) * 1996-07-29 1999-08-02 윤종용 반도체장치의 제조방법
GB2324408A (en) * 1997-01-21 1998-10-21 United Microelectronics Corporation Forming DRAM cells
CN1059983C (zh) * 1997-07-04 2000-12-27 联华电子股份有限公司 形成动态随机存取存储器的方法
JP2000012687A (ja) * 1998-06-23 2000-01-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
GB2341427A (en) * 1998-09-08 2000-03-15 Gerard Francis Robinson Sealing member
JP3241020B2 (ja) * 1999-03-26 2001-12-25 日本電気株式会社 半導体装置の製造方法
US7266798B2 (en) * 2005-10-12 2007-09-04 International Business Machines Corporation Designer's intent tolerance bands for proximity correction and checking
KR100751663B1 (ko) * 2006-09-06 2007-08-23 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US9254998B2 (en) * 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with a capping substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD299990A5 (de) * 1990-02-23 1992-05-14 Dresden Forschzentr Mikroelek Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
US5298775A (en) * 1990-02-26 1994-03-29 Nec Corporation Semiconductor memory device having stacked-type capacitor of large capacitance
US5128549A (en) * 1990-03-30 1992-07-07 Beckman Instruments, Inc. Stray radiation compensation
JP3123073B2 (ja) * 1990-11-08 2001-01-09 日本電気株式会社 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
CN1116771A (zh) 1996-02-14
GB2289984A (en) 1995-12-06
GB9509207D0 (en) 1995-06-28
GB2289984A8 (en) 1997-07-14
KR0126640B1 (ko) 1998-04-02
GB2289984B (en) 1998-03-11
CN1049300C (zh) 2000-02-09

Similar Documents

Publication Publication Date Title
KR950021471A (ko) 반도체 장치의 제조방법
KR19980015253A (ko) 반도체 기판의 유기물 제거용 세정장치
US5874330A (en) Method for fabricating semiconductor device
KR950034516A (ko) 반도체 소자 및 그 제조방법
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
US6297084B1 (en) Method for fabricating semiconductor memory
KR100277905B1 (ko) 반도체 메모리 소자의 제조 방법
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR19990004423A (ko) 반도체 소자의 콘택 형성 방법
KR100321759B1 (ko) 반도체소자제조방법
KR960019730A (ko) 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법
KR950015783A (ko) 반도체 메모리장치 및 그 제조방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR950025997A (ko) 반도체소자의 캐패시터 제조방법
KR960001888A (ko) 반도체소자의 콘택 제조방법
KR950034409A (ko) 반도체 소자의 접속장치 형성방법
KR970053203A (ko) 반도체 장치 및 그 제조방법
KR970054012A (ko) 반도체 소자의 콘택홀 형성방법
KR950010076A (ko) 반도체소자의 디램셀 제조방법
KR920010839A (ko) 자기정렬콘택 형성방법
KR970024210A (ko) 반도체 소자의 디램 제조방법
KR940016786A (ko) 반도체 메모리 장치의 제조 방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR970077223A (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee