KR970077223A - 콘택홀을 가지는 반도체 장치 및 그의 형성 방법 - Google Patents

콘택홀을 가지는 반도체 장치 및 그의 형성 방법 Download PDF

Info

Publication number
KR970077223A
KR970077223A KR1019960018751A KR19960018751A KR970077223A KR 970077223 A KR970077223 A KR 970077223A KR 1019960018751 A KR1019960018751 A KR 1019960018751A KR 19960018751 A KR19960018751 A KR 19960018751A KR 970077223 A KR970077223 A KR 970077223A
Authority
KR
South Korea
Prior art keywords
insulating
insulating film
layer
semiconductor device
conductive layer
Prior art date
Application number
KR1019960018751A
Other languages
English (en)
Other versions
KR100213203B1 (ko
Inventor
이강윤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960018751A priority Critical patent/KR100213203B1/ko
Publication of KR970077223A publication Critical patent/KR970077223A/ko
Application granted granted Critical
Publication of KR100213203B1 publication Critical patent/KR100213203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

콘택 형성시 미스얼라인에 의한 단락의 발생 및 누설전류의 발생을 억제하기 위해, 이중층을 이용하여 자기 정렬된 콘택을 가지는 반도체 장치는, 반도체 기판 상에 형성된 제1절연막, 상기 제1절연막 상에 형성된 도전층, 상기 제1도전층 상면에 형성된 제2절연막, 상기 제1도전층 및 상기 제2절연층의 측벽 및 기판의 일부에 형성된 제3절연층, 상기 제3절연층의 표면에 형성된 스페이서, 상기 결과물 전면에 형성되어 상기 반도체 장치의 소오스/드레인 영역을 노출시키는 콘택홀을 구비하는 제4절연막 및 상기 콘택홀을 채우는 제2도전층을 구비한다.

Description

콘택홀을 가지는 반도체 장치 및 그의 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3C도 내지 제3D도는 본 발명에 따른 콘택홀을 가지는 반도체 장치의 형성 방법을 나타내는 단면도이다.

Claims (5)

  1. 소오스/드레인 영역이 형성된 반도체 장치에 있어서, 상기 반도체 기판 상에 형성된 제1절연막, 상기 제1절연막 상에 형성된 제1도전층, 상기 제1도전층 상면에 형성된 제2절연막, 상기 제1도전층 및 상기 제2절연층의 측벽 및 기판의 일부에 형성된 제3절연층, 상기 제3절연층의 표면에 형성된 스페이서, 상기 결과물 전면에 형성되어 상기 소오스/드레인 영역을 노출시키는 콘택호를 구비하는 제4절연막 및 상기 콘택홀을 채우는 제2도전층을 구비함을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1도전층은 게이트 전극이고 상기 제2도전층은 배선층임을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제2 및 제3절연막은 질화막이고 스페이서 및 제4절연막은 산화막임을 특징으로 하는 반도체 장치.
  4. 소오스/드레인 영역을 가지는 반도체 장치의 제조방법에 있어서, 상기 반도체 기판 상의 일부에 제1절연막을 형성하는 단계, 상기 제1절연막 상면에 도전층을 형성하는 단계, 상기 도전층 상에 제2절연막을 형성하는 단계, 결과물 전면에 제3절연막 및 제4절연막을 순차적으로 형성하는 단계, 상기 제4절연막을 에치백하여 상기 제3절연막의 측벽에 스페이서를 형성하는 단계, 상기 스페이서를 마스크로 이용하여 상기 제3절연막을 식각하여 상기 제2절연막을 노출시키는 단계, 결과물 전면에 평탄화막을 형성하는 단계, 상기 평탄화막에 콘택홀을 형성하는 상기 소오스/드레인 영역을 노출시키는 단계 및 상기 콘택홀에 도전물질을 매립하는 단계를 구비함을 특징으로 하는 반도체 장치의 제조방법.
  5. 제4항에 있어서, 상기 제2 및 제3절연막은 질화막이고 상기 제4 및 평탄화막은 산화막임을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018751A 1996-05-30 1996-05-30 콘택홀을 가지는 반도체 장치 및 그의 형성방법 KR100213203B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018751A KR100213203B1 (ko) 1996-05-30 1996-05-30 콘택홀을 가지는 반도체 장치 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018751A KR100213203B1 (ko) 1996-05-30 1996-05-30 콘택홀을 가지는 반도체 장치 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR970077223A true KR970077223A (ko) 1997-12-12
KR100213203B1 KR100213203B1 (ko) 1999-08-02

Family

ID=19460180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018751A KR100213203B1 (ko) 1996-05-30 1996-05-30 콘택홀을 가지는 반도체 장치 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR100213203B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412137B1 (ko) * 2001-12-11 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 게이트 스페이서 형성방법

Also Published As

Publication number Publication date
KR100213203B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR970004045A (ko) 소이(soi) 구조의 모스 트랜지스터 및 그 제조방법
KR960043273A (ko) 버티칼(vertical) 트랜지스터 및 그 제조방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR980005383A (ko) 반도체 장치 및 그 제조방법
KR20000003951A (ko) 에스오아이 소자의 소자분리 방법
KR950034667A (ko) 반도체 소자 및 그 제조방법
KR970077223A (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성 방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR970054360A (ko) 반도체소자의 트랜지스터 형성방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR100195228B1 (ko) 트렌치 소자분리 방법
KR19990069451A (ko) 트렌치 소자분리 방법
KR100504948B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR970053470A (ko) 반도체소자의 소자분리막 제조방법
KR960019730A (ko) 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR970077218A (ko) 리프레쉬 특성을 개선하기 위한 콘택 형성 방법
KR970072225A (ko) 반도체장치의 소자분리 영역 형성방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR950027952A (ko) 반도체소자의 접속장치 및 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR980006316A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee