KR970077218A - 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 - Google Patents

리프레쉬 특성을 개선하기 위한 콘택 형성 방법 Download PDF

Info

Publication number
KR970077218A
KR970077218A KR1019960018218A KR19960018218A KR970077218A KR 970077218 A KR970077218 A KR 970077218A KR 1019960018218 A KR1019960018218 A KR 1019960018218A KR 19960018218 A KR19960018218 A KR 19960018218A KR 970077218 A KR970077218 A KR 970077218A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
conductive layer
drain region
conductive
Prior art date
Application number
KR1019960018218A
Other languages
English (en)
Inventor
전인균
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960018218A priority Critical patent/KR970077218A/ko
Publication of KR970077218A publication Critical patent/KR970077218A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

디램에서의 리프레쉬 특성을 향상시키기 위한 콘택 형성 방법에 관한 것으로, 반도체 기판 상면에 제1도전층을 형성하는 단계, 상기 제1도전층을 마스크로 이온주입하여 공통 소오스/드레인영역을 형성하는 단계, 상기 제1도전층 측벽에 스페이서를 형성하는 단계, 상기 스페이서를 마스크로 이용하여 상기 공통 소오스/드레인영역이 양분되도록 반도체 기판을 식각하여 제1콘택홀을 형성하는 단계, 결과물 전면에 제1절연층을 형성하고 상기 소오스/드레인영역과 전기적으로 연결하기 위한 상기 제1콘택홀의 크기 보다 큰 제2콘택홀을 형성하는 단계, 상기 제2콘택홀에 도전물질을 채워 제2도전층을 형성하는 단계, 결과물 상면에 제2절연층을 형성하는 단계, 상기 제1 및 제2절연층 및 상기 필드산화막에 떨어져 인접하게 형성된 제1도전층의 측벽에 형성된 스페이서를 식각하여 제3콘택홀을 형성하는 단계, 및 상기 제3콘택홀내에 도전물질을 채워 제3도전층을 형성하는 단계를 구비한다.

Description

리프레쉬 특성을 개선하기 위한 콘택 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2C도 내지 제2D도는 본 발명에 따른 DRAM의 콘택 형성방법을 나타내는 단면도들이다.

Claims (1)

  1. 반도체 기판 상면에 제1도전층을 형성하는 단계, 상기 제1도전층을 마스크로 이온주입하여 공통 소오스/드레인영역을 형성하는 단계, 상기 제1도전층 측벽에 스페이서를 형성하는 단계, 상기 스페이서를 마스크로 이용하여 상기 공통 소오스/드레인영역이 양분되도록 반도체 기판을 식각하여 제1콘택홀을 형성하는 단계, 결과물 전면에 제1절연층을 형성하고 상기 소오스/드레인영역과 전기적으로 연결하기 위한 상기 제1콘택홀의 크기보다 큰 제2콘택홀을 형성하는 단계, 상기 제2콘택홀에 도전물질을 채워 제2도전층을 형성하는 단계, 결과물 상면에 제2절연층을 형성하는 단계, 상기 제1 및 제2절연층 및 상기 필드산화막에 떨어져 인접하게 형성된 제1도전층의 측벽에 형성된 스페이서를 식각하여 제3콘택홀을 형성하는 단계 및 상기 제3콘택홀내에 도전물질을 채워 제3도전층을 형성하는 단계를 구비함을 특징으로 하는 반도체 장치의 콘택 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018218A 1996-05-28 1996-05-28 리프레쉬 특성을 개선하기 위한 콘택 형성 방법 KR970077218A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018218A KR970077218A (ko) 1996-05-28 1996-05-28 리프레쉬 특성을 개선하기 위한 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018218A KR970077218A (ko) 1996-05-28 1996-05-28 리프레쉬 특성을 개선하기 위한 콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR970077218A true KR970077218A (ko) 1997-12-12

Family

ID=66284042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018218A KR970077218A (ko) 1996-05-28 1996-05-28 리프레쉬 특성을 개선하기 위한 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR970077218A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043410B1 (ko) * 2009-02-27 2011-06-22 주식회사 하이닉스반도체 반도체 기억 장치 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043410B1 (ko) * 2009-02-27 2011-06-22 주식회사 하이닉스반도체 반도체 기억 장치 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
KR970008663A (ko) 반도체 기억장치 및 그 제조방법
KR910010745A (ko) 반도체 장치 및 그 제조방법
KR980005441A (ko) 반도체 소자의 제조 방법
KR940022840A (ko) 반도체 장치의 메모리셀 제조방법 및 구조
KR920008938A (ko) 스택캐패시터 및 그제조방법
KR970054185A (ko) 비휘발성 메모리장치 및 그 제조방법
KR970077218A (ko) 리프레쉬 특성을 개선하기 위한 콘택 형성 방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
KR970077223A (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성 방법
KR960043203A (ko) 반도체장치의 제조방법
KR970051931A (ko) 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크
KR960026848A (ko) 반도체소자의 캐패시터 제조방법
KR940008072A (ko) 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법
KR940016769A (ko) 고집적 반도체기억장치의 전하보존전극 제조 방법
KR960015894A (ko) 반도체소자의 부트스트랲 장치 및 그 제조방법
KR970054054A (ko) 반도체 장치의 커패시터 제조방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR970018706A (ko) 반도체 장치의 구조 및 제조방법
KR950021610A (ko) 반도체 장치 및 그 제조방법
KR940010337A (ko) 반도체 기억장치 및 그 제조방법
KR930015009A (ko) 디램 셀 제조방법
KR970053807A (ko) 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법
KR930015005A (ko) 디램셀의 제조방법
KR970008606A (ko) 반도체메모리셀 및 그 제조방법
KR970077388A (ko) 반도체장치 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid