KR930015005A - 디램셀의 제조방법 - Google Patents
디램셀의 제조방법 Download PDFInfo
- Publication number
- KR930015005A KR930015005A KR1019910023765A KR910023765A KR930015005A KR 930015005 A KR930015005 A KR 930015005A KR 1019910023765 A KR1019910023765 A KR 1019910023765A KR 910023765 A KR910023765 A KR 910023765A KR 930015005 A KR930015005 A KR 930015005A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- entire surface
- dram cell
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 디램셀 공정 단면도.
제2도는 종래의 레이아웃도.
제3도는 본 발명의 디램셀 레이아웃도.
제4도는 본 발명의 디램셀 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘기판 22 : 필드산화막
23,24,29 : 산화막 25 : 소오스/드레인
26 : 도핑되지 않은 폴리실리콘 27 : 게이트산화막
28 : 게이트 30 : 비트라인
31 : 스토리지 노드 32 : 유전체막
33 : 플레이트노드
Claims (1)
- 실리콘 기판(21)에 필드산화막(22)을 형성하고 전표면에 제1절연막을 증착하여 워드라인과 워드라인사이가 될 부분의 제1절연막을 제거하고 제1절연막에 측벽을 형성하여 이온주입으로 소오스/드레인을 형성하는 공정과, 제1절연막이 제거된 부분에 반도체층을 형성하고 제1절연막을 제거하는 공정과, 전면에 게이트 절연막을 형성하고, 상기 반도체 양옆에 측벽모양의 워드라인을 형성하는 공정과, 전표면에 제2절 연막을 증착하여 비트라인 콘텍을 형성하고 콘텍부위 제2절연막에 측벽을 형성한뒤 상기 반도체층에 이온 주입하는 공정과, 상기 제2절연막을 제거하고 전표면에 게이트 절연막을 형성하고 베리드 콘텍을 형성하여 비트라인과, 스토리지 노드, 유전체, 플레이트노드를 차례로 형성하는 공정으로 이루어짐을 특징으로 하는 디램셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023765A KR940011803B1 (ko) | 1991-12-21 | 1991-12-21 | 디램셀의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023765A KR940011803B1 (ko) | 1991-12-21 | 1991-12-21 | 디램셀의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015005A true KR930015005A (ko) | 1993-07-23 |
| KR940011803B1 KR940011803B1 (ko) | 1994-12-26 |
Family
ID=19325454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023765A KR940011803B1 (ko) | 1991-12-21 | 1991-12-21 | 디램셀의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011803B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686129B1 (ko) * | 2004-12-09 | 2007-02-23 | 엘지전자 주식회사 | 전기오븐레인지의 탑버너 제어방법 |
-
1991
- 1991-12-21 KR KR1019910023765A patent/KR940011803B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686129B1 (ko) * | 2004-12-09 | 2007-02-23 | 엘지전자 주식회사 | 전기오븐레인지의 탑버너 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940011803B1 (ko) | 1994-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR930015007A (ko) | 디램 셀 제조방법 | |
| KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR980006268A (ko) | 강유전체 트랜지스터 스토리지 셀로 형성된 반도체 메모리장치 및 그 제조방법 | |
| KR940016825A (ko) | 반도체 기억장치의 전하보존전극 제조방법 | |
| KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR960019791A (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| KR920008932A (ko) | 이중 커패시터 스택구조의 메모리셀 제조방법 | |
| KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
| KR890017808A (ko) | 디램장치 및 제조방법 | |
| KR960019726A (ko) | 반도체장치의 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR930001458A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR950030370A (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR920005389A (ko) | 디스포저블 게이트 측벽 커패시터 셀 제조방법 | |
| KR980005465A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR980006304A (ko) | 반도체 메모리 셀의 제조방법 | |
| KR930020684A (ko) | 메모리 셀 제조방법 | |
| KR940003045A (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR970054134A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051116 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |