KR930020684A - 메모리 셀 제조방법 - Google Patents
메모리 셀 제조방법 Download PDFInfo
- Publication number
- KR930020684A KR930020684A KR1019920003866A KR920003866A KR930020684A KR 930020684 A KR930020684 A KR 930020684A KR 1019920003866 A KR1019920003866 A KR 1019920003866A KR 920003866 A KR920003866 A KR 920003866A KR 930020684 A KR930020684 A KR 930020684A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- forming
- layer
- region
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 9
- 238000005530 etching Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000003860 storage Methods 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 메모리 셀 제조방법에 관한 것으로써 종래의 제조방법에 있어서 노드와 노드간이 간격을 좁히는데 한계가 있어 커패시터 면적을 더이상 늘릴수 없던점을 개선한 것이다.
즉, 기판에 필드산화막을 성장하고 워드라인을 형성하여 전면에 격리용 절연막을 증착한 다음 필드영역의 워드라인 사이에 액티브 영역의 워드라인 사이 상측에 감광막을 형성하여 절연막을 제거한뒤 스토리지 노드용 폴리실리콘을 증착하고 다시 감광막을 채원 평탄화시킨다.
그리고 에치백하여 감과막위의 폴리실리콘층을 제거한 뒤 감광막을 제거하고 유전체 막과 플레이트 노드를 형성한다.
따라서 커패시터 면적을 50ㅡ70% 이상 늘릴 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 메모리 셀 공정단면도이다.
Claims (1)
- 기판에 액티브영역과 필드영역을 한정하고 워드라인 형성하는 공정과, 워드라인을 마스크로 하여 이온주입으로 소오스/드레인 영역을 형성하는 공정과, 전면에 절연막을 증착하고 필드영역의 워드라인 사이와 액티브 영역의 워드라인 사이 상측에 제1감광막을 형성하는 공정과, 제1감광막을 이용하여 상기 절연막을 식각 제거하는 공정과, 전면에 스토리지 노드용 반도체층을 증착하고 그위에 제2감광막을 채워 평탄화하는 공정과, 제1감광막위의 스토리지 노드용 반도체층이 제거될 수 있도록 에치백하는 공정과, 상기 제1, 제2감광막을 제거하고 유전체막과 프레이트 노드를 형성하는 공정으로 이루어짐을 특징으로 하는 메모리 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003866A KR930020684A (ko) | 1992-03-09 | 1992-03-09 | 메모리 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003866A KR930020684A (ko) | 1992-03-09 | 1992-03-09 | 메모리 셀 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930020684A true KR930020684A (ko) | 1993-10-20 |
Family
ID=67257117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920003866A KR930020684A (ko) | 1992-03-09 | 1992-03-09 | 메모리 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930020684A (ko) |
-
1992
- 1992-03-09 KR KR1019920003866A patent/KR930020684A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930020684A (ko) | 메모리 셀 제조방법 | |
| KR930008542B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| KR0124576B1 (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR950013900B1 (ko) | 디램셀의 캐패시터 저장전극 제조방법 | |
| KR970000223B1 (ko) | 디램(dram)셀 커패시터 구조 및 제조방법 | |
| KR0156169B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR940009620B1 (ko) | 반도체 셀의 캐패시터 제조방법 | |
| KR940009618B1 (ko) | 이중 캐패시터 제조방법 | |
| KR930004345B1 (ko) | 적층캐패시터 구조의 전하저장전극 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR930015009A (ko) | 디램 셀 제조방법 | |
| KR100761655B1 (ko) | 반도체 소자의 제조 방법 | |
| KR940018978A (ko) | 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054136A (ko) | 디램 셀 캐패시터 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940003027A (ko) | 디램셀의 제조방법 | |
| KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016786A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR940003045A (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR950002034A (ko) | 폴리스페이서 구조 전극을 갖는 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |