KR940018978A - 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법 - Google Patents
반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법 Download PDFInfo
- Publication number
- KR940018978A KR940018978A KR1019930000573A KR930000573A KR940018978A KR 940018978 A KR940018978 A KR 940018978A KR 1019930000573 A KR1019930000573 A KR 1019930000573A KR 930000573 A KR930000573 A KR 930000573A KR 940018978 A KR940018978 A KR 940018978A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- capacitor
- poly
- crown
- forming
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000003860 storage Methods 0.000 title claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract 8
- 238000005530 etching Methods 0.000 claims abstract 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 8
- 229920005591 polysilicon Polymers 0.000 claims abstract 8
- 239000000758 substrate Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 230000008021 deposition Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치에서 저장용 캐패시터 노드의 구조 및 제조방법에 관한 것으로 특히 집적도 향상에 적당하도록 한 "크라운" 구조와 "T"형 구조를 형성하여 캐패시터 용량을 증가 시킬 수 있도록 한 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법에 관한 것이다.
이를 위하여 캐패시터 노드 콘택홀이 형성되고, 상기 콘택홀의 측벽에 측벽 산화막이 형성된 반도체 장치의 메모리 캐패시터 노드 제조방법에 있어서, 질화막과 폴리실리콘 증착한 후 상기 폴리실리콘을 에치백하여 콘택홀에 폴리 플러그를 형성하는 단계와, 제1절연막을 전면에 증착하고 상기 제1절연막에 크라운 구조의 노드 형성을 위해 크라운 노드 영역을 에치 한 후 전면에 제1노드폴리와 제2절연막을 증착하는 단계와, 상기 단계 후 제1노드폴리와 제1절연막을 에치백 하여 크라운 구조의 노드를 형성하는 단계와, 제3절연막을 전면에 증착하고 "T"형 노드를 형성하기 위해 제2폴리실리콘 플러그를 중심으로 하여 소정 넓이만큼 제3 및 제1 절연막과 질화막을 에치하여 노드 콘택을 형성하는 단계와, 제2노드폴리를 증착하고 소정 부분을 에치하여 제2노드폴리를 "T"형 구조로 형성하는 단계로 이루어진 반도체 장치의 메모리 캐패시터 노드 제조방법인 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체 장치의 저장용 캐패시터 노드 제조공정도, 제4도는 본 발명에 따른 캐패시터 노드의 입체도, 제5도는 본 발명에 따른 다른 실시예의 구조도 및 입체도.
Claims (4)
- 반도체 장치의 저장용 캐패시터 노드 구조에 있어서, 반도체 메모리셀 형성시 노드 콘택 홀이 형성된 후 하나건너 하나씩의 노드 콘택 홀위에 크라운 구조의 제1노드 폴리를 형성하고, 상기 크라운 구조의 제1노드 폴리 사이마다 “T”형 구조의 제2노드 폴리를 형성하여 두가지 형태의 캐패시터 노드가 존재하는 것을 특징으로 하는 반도체 장치의 저장용 캐패시터 노드 구조.
- 제1항에 있어서, 상기 크라운 구조의 캐패시터 노드에 “T”형 구조의 일측 캐패시터 노드가 서로 소정 부분만 중첩되는 형태로 이루어지도록 한 것을 특징으로 하는 캐패시터의 구조.
- 제1항에 있어서, 상기 “T”형 캐패시터의 일측 노드가 크라운 구조의 캐패시터 노드위에 완전히 중첩되도록 한 것을 특징으로 하는 반도체 장치의 저장용 캐패시터 노드 구조.
- 반도체기판에 캐패시터 노드 콘택홀을 형성하고, 상기 콘택홀의 측벽에 측벽 산화막을 형성하는 단계와,폴리실리콘을 증착한 후 상기 폴리실리콘을 에치백하여 콘택홀에 폴리실리콘 플러그를 형성하는 단계와, 제1절연막을 전면에 증착하고 상기 제1절연막에 크라운 구조의 노드 형성을 위해 크라운 노드 영역을 에치한 후 전면에 제1노드 폴리와 제2절연막을 증착하는 단계와, 상기 단계 후 제1노드 폴리와 제1절연막을 에치백하여 크라운 구조의 노드를 형성하는 단계와, 제3절연막을 전면에 증착하고 “T”형 노드를 형성하기 위해 제2폴리실리콘 플러그를 중심으로 하여 소정 넓이만큼 제3 및 제1절연막을 에치하여 노드 콘택을 형성하는 단계와, 제2노드 폴리를 증착하고 소정 부분을 에치하여 제2노드 폴리를 “T”형 구조로 형성하는 단계로 이루어진 반도체 장치의 저장용 캐패시터 노드 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93000573A KR960008533B1 (en) | 1993-01-19 | 1993-01-19 | Storage capacitor node structure and the manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93000573A KR960008533B1 (en) | 1993-01-19 | 1993-01-19 | Storage capacitor node structure and the manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940018978A true KR940018978A (ko) | 1994-08-19 |
| KR960008533B1 KR960008533B1 (en) | 1996-06-26 |
Family
ID=19349736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93000573A KR960008533B1 (en) | 1993-01-19 | 1993-01-19 | Storage capacitor node structure and the manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008533B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641924B1 (ko) * | 2005-04-18 | 2006-11-06 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
-
1993
- 1993-01-19 KR KR93000573A patent/KR960008533B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008533B1 (en) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970063744A (ko) | 메모리 셀내에 적층 캐패시터의 원통형 저장 노드를 제조하는 방법 | |
| KR940020557A (ko) | 반도체 장치의 캐패시터 노드 제조방법 | |
| KR940018978A (ko) | 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법 | |
| KR950006982B1 (ko) | 전하저장전극 제조방법 | |
| JPH09275194A (ja) | 半導体記憶装置の製造方法 | |
| KR930004345B1 (ko) | 적층캐패시터 구조의 전하저장전극 제조방법 | |
| KR960011665B1 (ko) | 반도체 소자용 적층 캐패시터 형성방법 | |
| KR930006980B1 (ko) | 디램셀의 캐패시터 및 제조방법 | |
| KR930020684A (ko) | 메모리 셀 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR940003027A (ko) | 디램셀의 제조방법 | |
| JP2918645B2 (ja) | 半導体記憶装置の製造方法 | |
| KR930015009A (ko) | 디램 셀 제조방법 | |
| JPH09191090A (ja) | Ｄｒａｍセルのキャパシタ製造方法 | |
| KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR940001396A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR960002791A (ko) | 반도체 메모리 소자의 구조 및 제조방법 | |
| JPH0464232A (ja) | コンタクトホール形成方法 | |
| KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
| KR930011253A (ko) | 랙(Rack) 구조의 스토리지 노드를 갖는 DRAM셀 제조방법 | |
| KR950030365A (ko) | 반도체 메모리 소자의 구조 및 제조방법 | |
| KR960009172A (ko) | 적층형 캐패시터 제조방법 | |
| KR930014970A (ko) | 고집적 메모리 셀 캐패시터 제조 방법 및 그 구조 | |
| KR930003387A (ko) | 디램셀의 커패시터 제조방법 | |
| KR980012523A (ko) | 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |