KR930015009A - 디램 셀 제조방법 - Google Patents

디램 셀 제조방법 Download PDF

Info

Publication number
KR930015009A
KR930015009A KR1019910024206A KR910024206A KR930015009A KR 930015009 A KR930015009 A KR 930015009A KR 1019910024206 A KR1019910024206 A KR 1019910024206A KR 910024206 A KR910024206 A KR 910024206A KR 930015009 A KR930015009 A KR 930015009A
Authority
KR
South Korea
Prior art keywords
trench
insulating film
forming
substrate
depositing
Prior art date
Application number
KR1019910024206A
Other languages
English (en)
Inventor
서광수
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019910024206A priority Critical patent/KR930015009A/ko
Publication of KR930015009A publication Critical patent/KR930015009A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 고집적 메모리 소자 제조에 적당한 디램 셀 제조방법에 관한 것으로 1개의 트랜치에 2개의 커필시터를 동시에 형성한 것이다.
그 제조방법은 다음과 같다.
기판에 제1 절연막을 형성하고 포토/에치 공정으로 트렌치를 형성하는 공정과, 트랜치 측벽에 제1도 전형의 이온을 주입하고 트랜치 측벽에 제2 절연막을 형성하여 제2절연막을 마스크로 하여 트랜치 밑바닥을 식각하는 공정과, 트랜치 밑 바닥에 제2도 전형의 이온을 주입하고 유전체막과 프레이트 노드를 증착하여 트랜치 밑 바닥의 상기 유전체막과 플레이트 노드를 제거하는 공정과, 트랜치가 채워지는 제3 절연막을 증착하고 기판 표면가지 에치백한뒤 양측에 트랜지스터를 형성하고 전극을 형성하는 공정으로 이루어짐을 특징으로 하는 디램 셀 제조방법.

Description

디램 셀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 디램 셀 공정 단면도.

Claims (1)

  1. 기판에 제1 절연막을 형성하고 포토/에치 공정으로 트렌치를 형성하는 공정과, 트랜치 측벽에 제1 도전형의 이온을 주입하고 트랜치 측벽에 제2 절연막을 형성하여 제2절연막을 마스크로 하여 트랜치 밑바닥을 식각하는 공정과, 트랜치 밑 바닥에 제2도 전형의 이온을 주입하고 유전체막과 프레이트 노드를 증착하여 트랜치 밑 바닥의 상기 유전체막과 플레이트 노드를 제거하는 공정과, 트랜치가 채워지도록 제3 절연막을 증착하고 기판 표면가지 에치백한뒤 양측에 트랜지스터를 형성하고 전극을 형성하는 공정으로 이루어짐을 특징으로 하는 디램 셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910024206A 1991-12-24 1991-12-24 디램 셀 제조방법 KR930015009A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910024206A KR930015009A (ko) 1991-12-24 1991-12-24 디램 셀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910024206A KR930015009A (ko) 1991-12-24 1991-12-24 디램 셀 제조방법

Publications (1)

Publication Number Publication Date
KR930015009A true KR930015009A (ko) 1993-07-23

Family

ID=67345727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024206A KR930015009A (ko) 1991-12-24 1991-12-24 디램 셀 제조방법

Country Status (1)

Country Link
KR (1) KR930015009A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036137A (ko) * 1996-11-16 1998-08-05 문정환 격리막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036137A (ko) * 1996-11-16 1998-08-05 문정환 격리막 형성 방법

Similar Documents

Publication Publication Date Title
KR950003915B1 (ko) 반도체집적회로장치 및 그 제조방법
KR920008938A (ko) 스택캐패시터 및 그제조방법
KR930015009A (ko) 디램 셀 제조방법
KR950007098A (ko) 디램셀 제조방법
KR930011544B1 (ko) 적층형 셀 제조방법
KR0156099B1 (ko) 다이나믹 램 셀 및 그의 제조방법
KR0156169B1 (ko) 반도체 메모리장치 제조방법
KR960005846A (ko) 반도체장치의 제조방법
KR950007113A (ko) 반도체 메모리 장치 및 그 제조방법
KR960013513B1 (ko) 디램(dram)셀 커패시터 구조
KR910004504B1 (ko) 스페이스 윌 옥사이드를 이용한 dram셀의 제조방법
KR970010681B1 (ko) 2중 실린더 형태의 구조를 갖는 전하보존전극 제조방법
KR930020684A (ko) 메모리 셀 제조방법
KR970008606A (ko) 반도체메모리셀 및 그 제조방법
KR960009192A (ko) 디램셀의 제조방법
KR940018978A (ko) 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법
KR930015005A (ko) 디램셀의 제조방법
KR950007112A (ko) 반도체 소자의 캐패시터 제조방법
KR970077218A (ko) 리프레쉬 특성을 개선하기 위한 콘택 형성 방법
KR940016776A (ko) 열린 박스(box) 구조의 전하보존전극 제조 방법
KR950002034A (ko) 폴리스페이서 구조 전극을 갖는 캐패시터 형성방법
KR19980019645A (ko) 반도체 메모리 소자의 제조방법
KR940010347A (ko) 캐비티-캐패시터 형성방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR910013548A (ko) 트렌치-스택 디램셀의 구조 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid