KR940016776A - 열린 박스(box) 구조의 전하보존전극 제조 방법 - Google Patents
열린 박스(box) 구조의 전하보존전극 제조 방법 Download PDFInfo
- Publication number
- KR940016776A KR940016776A KR1019920027299A KR920027299A KR940016776A KR 940016776 A KR940016776 A KR 940016776A KR 1019920027299 A KR1019920027299 A KR 1019920027299A KR 920027299 A KR920027299 A KR 920027299A KR 940016776 A KR940016776 A KR 940016776A
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- storage electrode
- conductive material
- electrode
- charge
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims abstract 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims abstract 23
- 125000006850 spacer group Chemical group 0.000 claims abstract 8
- 238000004321 preservation Methods 0.000 claims 5
- 239000010410 layer Substances 0.000 claims 4
- 239000011229 interlayer Substances 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 238000002955 isolation Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 소오스 전극에 형성되는 전하보존전극 콘택형성시 전도물질 스페이서를 이용하여 상기 전하보존전극 콘택의 크기를 사진현상기술에서의 최소크기보다 작게하여 전하보존전극과 게이트전극과의 이격을 일정거리이상 확보하여 셀면적을 감소하면서, 동시에 상기 전도물질 스페이서를 이용하여 이웃한 전하보존전극 사이의 간격을 사진현상기술에서의 최소크기 이하로 극소화하고, 상부 일정부분이 열린 BOX 형태의 구조를 갖는 전하보존전극을 형성함으로써 전하보존전극의 표면적을 증대시켜, 결과적으로 반도체 기억장치의 고집적화를 달성할 수 있는 효과가 있는 열린 박스(BOX) 구조의 전하보존전극 제조 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 반도체 기억장치의 전하보존전극 제조 공정 단면도.
Claims (5)
- 열린 박스(BOX) 구조의 전하보존전극 제조 방법에 있어서, 반도체기판(1)에 소자분리 절연막(2), 게이트 전극(4), 소오스/드레인(5,5')을 형성하고 전체적으로 층간절연막(6)을 형성한 다음에, 상기 층간절연막(6) 상부에 제 1 전하보존전극용 전도물질(7), 희생막(8), 제 2 전하보존전극용 전도물질(9)을 차례로 형성하는 제 1 단계, 상기 제 1 단계 후에 상기 제 2 전하보존전극용 전도물질(9) 상부에 제 1 전하보존전극 콘택마스크(10)를 형성하여 상기 제 2 전하보존전극용 전도물질(9), 희생막(8), 제 1 전하보존전극용 전도물질(7)을 차례로 선택 식각하고, 제 3 전하보존전극용 전도물질 스페이서(11')를 형성하는 제 2 단계, 상기 제 2 단계 후에 소오스 전극(5) 상부의 노출된 층간절연막(6)을 식각하여 전하보존전극 콘택홀을 형성하고 전하보존전극 마스크(12)를 형성한 다음에 노출된 상기 일정부분의 제 2 전하보존전극용 전도물질(9'), 희생막(8'), 제 1 전하보존전극용 전도물질(7')을 차례로 식각하고 상기 전하보존전극 마스크(12)를 제거하는 제 3 단계, 상기 제 3 단계 후에 제 4 전하보존전극용 전도물질(13)을 형성하고 상기 제 4 전하보존전극용 전도물질(13)을 에치백하여 제 4 전하보존전극용 전도물질 스페이서(13')를 형성하는 제 4 단계, 상기 제 4 단계 후에 상기 소오스전극(5) 상부가 노출되도록 제 2 전하보존전극 콘택마스크(14)를 형성하여 노출된 부분의 제 2 전하보존전극용 전도물질(9"), 제 3 전하보존전극용 전도물질 스페이서(11'), 제 4 전하보존전극용 전도물질 스페이서(13')를 식각하여 희생막(8")이 노출되도록 하는 제 5 단계, 상기 제 5 단계 후에 상기 노출된 희생막(8")을 식각하는 제 6 단계를 포함하여 이루어 지는 것을 특징으로 하는 열린 박스(BOX) 구조의 전하보존전극 제조 방법.
- 제 1 항에 있어서, 상기 제 2 단계의 제 3 전하보존전극용 전도물질 스페이서(11')는 제 2 전하보존전극용 전도물질(9'), 희생막(8'), 제 1 전하보존전극용 전도물질(7'),이 적층된 단차의 측벽에 형성되는 것을 특징으로 하는 열린 박스 (BOX) 구조의 전하보존전극 제조 방법.
- 제 1 항에 있어서, 상기 제 2 단계의 희생막(8)은 산화막 또는 질화막인 것을 특징으로 하는 열린 박스(BOX) 구조의 전하보존전극 제조 방법.
- 제 1 항에 있어서, 상기 제 4 단계의 제 4 전하보존전극용 전도물질(13)은 상기 전하보존전극 콘택홀에 소오스 전극(5)에 접속되되 전하보존전극 콘택의 폭에 비해 절반이상의 두께로 형성되어 지는 것을 특징으로 하는 열린 박스(BOX) 구조의 전하보존전극 제조 방법.
- 제 1 항에 있어서, 상기 제 4 단계의 전도물질 스페이서(13')는 제 2 전하보존전극용 전도물질(9"), 희생막(8"), 제 1 전하보존전극용 전도물질(7")로 이루어진 적층된 단차 측벽에 형성되는 것을 특징으로 하는 열린 박스(BOX) 구조의 전하보존전극 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027299A KR950009812B1 (ko) | 1992-12-31 | 1992-12-31 | 열린 박스(box) 구조의 전하보존전극 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027299A KR950009812B1 (ko) | 1992-12-31 | 1992-12-31 | 열린 박스(box) 구조의 전하보존전극 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016776A true KR940016776A (ko) | 1994-07-25 |
| KR950009812B1 KR950009812B1 (ko) | 1995-08-28 |
Family
ID=19348448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920027299A KR950009812B1 (ko) | 1992-12-31 | 1992-12-31 | 열린 박스(box) 구조의 전하보존전극 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950009812B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100353120B1 (ko) * | 1999-12-10 | 2002-09-18 | 대한유화공업 주식회사 | 올레핀 중합용 담지메탈로센 고체촉매의 제조방법 |
-
1992
- 1992-12-31 KR KR1019920027299A patent/KR950009812B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100353120B1 (ko) * | 1999-12-10 | 2002-09-18 | 대한유화공업 주식회사 | 올레핀 중합용 담지메탈로센 고체촉매의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950009812B1 (ko) | 1995-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| KR910005464A (ko) | 반도체장치의 제조방법 | |
| KR940002940A (ko) | 반도체 접속장치 형성방법 | |
| KR980005441A (ko) | 반도체 소자의 제조 방법 | |
| KR950024341A (ko) | 반도체 메모리장치의 제조방법 | |
| KR920008938A (ko) | 스택캐패시터 및 그제조방법 | |
| KR940016776A (ko) | 열린 박스(box) 구조의 전하보존전극 제조 방법 | |
| KR930005211A (ko) | Dram셀 및 그 제조방법 | |
| KR940016775A (ko) | 울타리 구조의 전하보존전극 제조 방법 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| KR910010748A (ko) | 적층형 캐패시터 및 제조방법 | |
| KR940016825A (ko) | 반도체 기억장치의 전하보존전극 제조방법 | |
| KR940016769A (ko) | 고집적 반도체기억장치의 전하보존전극 제조 방법 | |
| KR910020902A (ko) | Dram셀 제조방법 | |
| KR920010968A (ko) | 적층캐패시터 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR930015009A (ko) | 디램 셀 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR970054091A (ko) | 전하저장전극 형성방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| KR940016807A (ko) | 반도체 기억장치의 적층 캐패시터 제조방법 | |
| KR940001391A (ko) | 반도체 기억장치의 전하보존 전극 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040719 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |