KR930022554A - 메모리 커패시터의 구조 및 제조방법 - Google Patents

메모리 커패시터의 구조 및 제조방법 Download PDF

Info

Publication number
KR930022554A
KR930022554A KR1019920006806A KR920006806A KR930022554A KR 930022554 A KR930022554 A KR 930022554A KR 1019920006806 A KR1019920006806 A KR 1019920006806A KR 920006806 A KR920006806 A KR 920006806A KR 930022554 A KR930022554 A KR 930022554A
Authority
KR
South Korea
Prior art keywords
interlayer
layer
storage electrode
insulating layer
memory capacitor
Prior art date
Application number
KR1019920006806A
Other languages
English (en)
Other versions
KR960008526B1 (en
Inventor
전영권
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR92006806A priority Critical patent/KR960008526B1/ko
Publication of KR930022554A publication Critical patent/KR930022554A/ko
Application granted granted Critical
Publication of KR960008526B1 publication Critical patent/KR960008526B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 공정을 단순화하면서도 커패시터 용량을 증가시켜 고집적화에 적당하도록 한 메모리 커패시터의 제조방법에 관한 것으로, 종래에는 저장전극을 형성하기 위해 감광막 마스크를 두번 적용해야 하는 불편함이 있었으며 저장전극이 상자 형태이므로 커패시터 용량이 제한적으로 되는 결점이 있었으나, 본 발명에서는 감광막 마스크를 한번만 적용하여 다층 반도체층을 갖는 저장전극을 실현시켜 상기 결점을 개선할 수 있는 것이다.

Description

메모리 커패시터의 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 메모리 커패시터 제조를 나타낸 공정단면도.
제3도는 본 발명의 다른 실시예를 나타낸 공정단면도.

Claims (12)

  1. 기판(20)위의 베리드 콘택 홀 영역이 제외된 표면에 차례로 제1절연층(21),제2절연층(22)이 형성되고, 저장전극은 활성영역의 표면과 접촉되는 동시에 대향하는 F자 형상으로 되어 이루어진 메모리 커패시터의 구조.
  2. 제1항에 있어서, F자 형상의 평행선이 계단형태로 된 메모리 커패시터의 구조.
  3. 제1항에 있어서, F자 형상대신 "ㅑ"형상으로 된 메모리 커패시터의 구조.
  4. 기판(20)위에 제1절연층(21), 제2절연층(22), 제3절연층(23)을 형성하고 상기 층들의 소정부분을 식각하여 콘택홀을 형성한후 제1반도체층(24), 제1층간막층(25),제2반조체층(26),제2층간막층(27),제3반도체층(28),제3층간막층(29)을 차례로 형성하는 과정과, 상기 제3층간막층(29)부터 제1반도체층(24)까지 선택적으로 제거하고 전표면에 제4반도체층(30)을 형성한후 측벽용 제4층간막(31)을 형성하고 상기 제4층간막(31)을 마스크로 사용하여 제3층간막층(29)이 드러나도록 제4반도체층(30)을 식각하고, 제3층간막층(29)과 제4층간막(31)을 제거하는 공정과, 전표면에 제5층간막(32)을 증착하고 식각하여 제4반도체층(30)의 안팎에 남기고 남은 제5층간막(32)을 마스크로 사용하여 제2/제3반도체층(26,28)과 제4반도체층(30)을 식각하는 공정과, 상기 제5층간막(32)과 제1/제2층간막층(25,27)을 제거하여 저장전극을 형성하고 저장전극 전표면에 유전체를 증착한후 전표면에 플레이트 전극을 형성하는 공정을 포함하여서 이루어지는 메모리 커패시터의 제조방법.
  5. 제4항에 있어서, 제5층간막(32)으로 실리콘보다 식각 선택비가 큰 질화막을 사용하는 메모리 커패시터의 제조방법.
  6. 제4항에 있어서, 제5층간막(32)으로 실리콘보다 식각 선택비가 큰 폴리이미드를 사용하는 메모리 커패시터의 제조방법.
  7. 제4항에 있어서, 제3층간막층(29)의 두께는 제2/제3반도체층(26,28)두께의 합이상이 되도록하는 메모리 커패시터의 제조방법.
  8. 제4항에 있어서, 제5층간막(32)대신에 산화막(33)을 증착하고 제4반도체층(30)의 측벽을 이루도록 식각한 후 제2 - 제4반도체층(26,28,30)과 제1/제2층간막층(25,27) 및 산화막(33)을 번갈아 마스크로 사용하여 식각하므로 계단형상의 저장전극을 이루도록 제조하는 메모리 커패시터의 제조방법.
  9. 제4항에 있어서, 제1 - 제4반도체층(24,26,28,30)으로 비정질폴리실리콘을 사용하는 메모리 커패시터의 제조방법.
  10. 제4항에 있어서, 제1 - 제4반도체층(24,26,28,30)으로 도우핑된 폴리실리콘을 사용하는 메모리 커패시터의 제조방법.
  11. 제4항에 있어서, 제1 - 제3층간막층(25,27,29)과 제4층간막(31)으로 산화막을 사용하는 메모리 커패시터의 제조방법.
  12. 제4항에 있어서, 제1절연층(21)과 제3절연층(23)으로 산화막을 사용하고 제2절연층(22)으로는 질화막을 사용하는 메모리 커패시터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR92006806A 1992-04-22 1992-04-22 Manufacturing method of capacitor KR960008526B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92006806A KR960008526B1 (en) 1992-04-22 1992-04-22 Manufacturing method of capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92006806A KR960008526B1 (en) 1992-04-22 1992-04-22 Manufacturing method of capacitor

Publications (2)

Publication Number Publication Date
KR930022554A true KR930022554A (ko) 1993-11-24
KR960008526B1 KR960008526B1 (en) 1996-06-26

Family

ID=19332164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92006806A KR960008526B1 (en) 1992-04-22 1992-04-22 Manufacturing method of capacitor

Country Status (1)

Country Link
KR (1) KR960008526B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384801B1 (ko) * 1995-07-21 2003-05-22 가부시끼가이샤 도시바 반도체 기억 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384801B1 (ko) * 1995-07-21 2003-05-22 가부시끼가이샤 도시바 반도체 기억 장치의 제조 방법

Also Published As

Publication number Publication date
KR960008526B1 (en) 1996-06-26

Similar Documents

Publication Publication Date Title
KR0154161B1 (ko) 반도체소자의 캐패시터 제조방법
KR920001716A (ko) 디램셀의 적층형 캐패시터의 구조 및 제조방법
KR930022554A (ko) 메모리 커패시터의 구조 및 제조방법
KR0139836B1 (ko) 디램의 저장전극 제조방법
KR960013634B1 (ko) 반도체소자의 캐패시터 제조방법
KR960001338B1 (ko) 반도체 소자의 전하저장전극 제조 방법
KR960003859B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0139901B1 (ko) 디램의 저장전극 제조방법
KR930011260A (ko) 표면적이 증대된 전하저장 전극 제조방법
KR970018582A (ko) 반도체장치의 제조방법(method for forming semiconductor device)
KR940012625A (ko) 커패시터 제조방법
KR950019956A (ko) 반도체소자의 캐패시터 제조방법
KR930001424A (ko) 반도체 dram 소자의 캐패시터 제조방법
KR940027172A (ko) 디램셀의 스택캐패시터 제조방법
KR970053999A (ko) 반도체 소자의 캐패시터 전극의 형성방법
KR950034630A (ko) 반도체소자의 저장전극 형성방법
KR960043195A (ko) 반도체 소자의 전하저장전극 형성방법
KR980012523A (ko) 캐패시터 제조방법
KR940010347A (ko) 캐비티-캐패시터 형성방법
KR950034521A (ko) 반도체소자의 저장전극 제조방법
KR940016828A (ko) 반도체 소자의 캐패시터 제조방법
KR950010076A (ko) 반도체소자의 디램셀 제조방법
KR960009152A (ko) 반도체기억장치 제조방법
KR950021633A (ko) 반도체 소자의 적층 캐패시터 형성방법
KR950021618A (ko) 실린더형 캐패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050523

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee