KR940016828A - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR940016828A KR940016828A KR1019920026712A KR920026712A KR940016828A KR 940016828 A KR940016828 A KR 940016828A KR 1019920026712 A KR1019920026712 A KR 1019920026712A KR 920026712 A KR920026712 A KR 920026712A KR 940016828 A KR940016828 A KR 940016828A
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- layer
- pattern
- forming
- polysilicon layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 반도체 소자의 캐패시터 제조방법에 있어서, 좁은 평면점에서 캐패시터의 용량을 증대시키기 위해 제1 및 제 2 캐비티를 갖는 저장전극으로 형성하되, 캐비티용 감광막패턴과 캐비티용 절연층패턴을 이용하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명에 의해 캐패시터의 저장전극을 제조한 상태의 단면도.
Claims (4)
- 디램셀의 트랜지스터에 접속되는 캐비티 구조의 저장전극으로 이루어지는 캐패시터 제조방법에 있어서, 트랜지스터 상부에 층간절연층을 형성하고, 예정된 부분의 실리콘기판이 노출되는 콘택홀을 형성한 다음, 제 1 폴리실리콘층을 형성하는 단계와, 제 1 폴리실리콘층 상부에 캐비티용 제 1 감광막패턴을 형성한후, 절연층을 전체구조 상부에 증착하고, 그 상부에 캐비티 마스크용 제 2 감광막 패턴을 형성하는 단계와, 노출된 절연층을 식각하여 캐비티용 절연층패턴을 형성하고, 상기 제1 및 제 2 감광막패턴을 제거하여 제 1 캐비티를 형성하는 단계와, 캐비티용 절연층패턴의 상, 하부에 제 2 폴리실리콘층을 예정된 두께로 증착하고, 그 상부에 저장전극용 제 3 감광막패턴을 형성하고 노출된 제 2 폴리실리콘층을 식각하여 제 2 폴리실리콘층 패턴을 형성하는 단계와, 캐비티용 절연층패턴을 습식식각으로 제거하여 제 2 캐비티를 형성하고, 노출된 제 1 폴리실리콘층을 건식식각으로 하여 제 1 폴리실리콘층 패턴을 형성하여, 그로인하여 제1 및 제 2 캐비티를 갖는 저장전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제 1 항에 있어서, 제 1 폴리실리콘층을 두껍게 증착한후, 에치백 고정으로 층간절연층 상부면에서 두께가 500Å 이하로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제 1 항에 있어서, 상기 캐비티용 제 1 감광막패턴은 4000Å 이하로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제 1 항에 있어서, 상기 제 2 폴리실리콘층은 제 1 캐비티가 완전히 매립되지 않을 정도의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92026712A KR960008528B1 (en) | 1992-12-30 | 1992-12-30 | Manufacturing method of capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92026712A KR960008528B1 (en) | 1992-12-30 | 1992-12-30 | Manufacturing method of capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016828A true KR940016828A (ko) | 1994-07-25 |
| KR960008528B1 KR960008528B1 (en) | 1996-06-26 |
Family
ID=19347847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92026712A KR960008528B1 (en) | 1992-12-30 | 1992-12-30 | Manufacturing method of capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008528B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100236066B1 (ko) * | 1996-10-18 | 1999-12-15 | 김영환 | 반도체 소자의 커패시터 구조 및 제조방법 |
-
1992
- 1992-12-30 KR KR92026712A patent/KR960008528B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100236066B1 (ko) * | 1996-10-18 | 1999-12-15 | 김영환 | 반도체 소자의 커패시터 구조 및 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008528B1 (en) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930018659A (ko) | 고집적 소자용 미세 콘택 형성방법 | |
| KR940010400A (ko) | 캐패시터의 저장전극 제조방법 | |
| KR960002851A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054136A (ko) | 디램 셀 캐패시터 제조방법 | |
| KR950034421A (ko) | 반도체소자 제조방법 | |
| KR970053982A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970052820A (ko) | 커패시터 제조방법 | |
| KR960036065A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR960026847A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960026649A (ko) | 커플링 노이즈 감소를 위한 반도체장치 및 그 제조방법 | |
| KR960008414A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950021618A (ko) | 실린더형 캐패시터의 제조방법 | |
| KR960026654A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980006321A (ko) | 디램 소자의 캐패시터 형성방법 | |
| KR960009152A (ko) | 반도체기억장치 제조방법 | |
| KR940010347A (ko) | 캐비티-캐패시터 형성방법 | |
| KR940016801A (ko) | 디램셀의 저장전극 제조방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR950034730A (ko) | 반도체 메모리 장치에서의 캐패시터 제조 방법 | |
| KR940016786A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR950030332A (ko) | 캐패시터 제조방법 | |
| KR960026838A (ko) | 반도체 메모리 장치의 커패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060522 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |