KR970053999A - 반도체 소자의 캐패시터 전극의 형성방법 - Google Patents
반도체 소자의 캐패시터 전극의 형성방법 Download PDFInfo
- Publication number
- KR970053999A KR970053999A KR1019950048294A KR19950048294A KR970053999A KR 970053999 A KR970053999 A KR 970053999A KR 1019950048294 A KR1019950048294 A KR 1019950048294A KR 19950048294 A KR19950048294 A KR 19950048294A KR 970053999 A KR970053999 A KR 970053999A
- Authority
- KR
- South Korea
- Prior art keywords
- mask pattern
- electrode
- silicon
- silicon layer
- doped amorphous
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 전극의 제조방법에 관한 것이다.
먼저, 필드 산화막, 게이트 전극, 접합 영역과 이것들의 상부에 제1층간 절연막과 제2층간 절연막이 순차적으로 형성된 바노체 기판상에 도프트 비정질 실리콘과 도핑되지 않은 폴리 실리콘을 번갈아 반복하여 증착하여 저장 전극용 제1실리콘층을 형성하고,제1폴리실리콘층 상부에 하부의 접합 영역을 포함하고 있는 부분이 노출 되도록 마스크 패턴을 형성한 다음, 상기 마스크 패턴의 형태로 저장 전극용 제1실리콘층과 제2 및 제1층간 절연막을 식각하고 상기 마스크 패턴을 제저하여 콘택홀을 형성한다. 상기 제1실리콘층 상부 및 콘택홀 내부에 도프트 비정질 실리콘과 도핑되지 않은 폴리실리콘을 번갈아 한 번씩 증착하여 저장 전극용 제2실리콘층을 형성하고, 상기 저장 전극용 제2실리콘 상에 전극의 크기를 한정하는 마스크 패턴을 형성하여 상기 마스크패턴의 형태로 저장 전극용 제1 및 제2실콘층을 식각하되, 도프트 비정질 실리콘과 도핑되지 않은 폴리실리콘의 식각선택비의 차에 의해 전하 저장 전극의 측면에 요철이 형성되도록 습식 식각하고 마스크 패턴을 제거하여 캐패시터 저장 전극을 형성한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (라)는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 전극의 형성방법을 설명하기 위한 단면도.
Claims (8)
- 필드 산화막, 게이트 전극, 접합 영역과 이것들의 상부에 제1층간 절연막과 제2층간 절연막이 순차적으로 형성된 반도체 기판상에 도프트 비정질 실리콘과 도핑되지 않은 폴리실리콘을 번갈아 반복하여 증착하여 저장 전극용 제1실리콘층을 형성하는 단계 상기 반복하여 증착된 저장 전극용 제1실리콘층 상부에 하부의 접합 영역을 포함하고 있는 부분이 노출되도록 마스크 패턴을 형성하는 단계 상기 마스크 패턴을 형태로 저장 전극용 제1실리콘층과 제2 및 제1층간 절연막ㅇ르 식각하고 상기 마스크 패턴을 제거하여 콘택홀을 형성하는 단계 상기 제1실리콘층 상부 및 콘택홀 내부에 도프트 비정질 실리콘과 도핑되지 않은 폴리실리콘을 번갈아 한 번씩 증착하여 저장 전극용 제2실리콘층을 형성하는 단계 상기 저장 전극용 제2실리콘층 상에 전극의 크기를 한정하는 마스크 패턴을 형성하는 단계 및 상기 마스크 패턴의 형태로 저장 전극용 제1 및 제2실리콘층을 식각하되, 도프트 비정질 실리콘과 도핑되지 않은 폴리실리콘의 식각선택비의 차에 의해 전하저장 전극의 측면에 요철이 형성되도록 습식 식각하고 마스크 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 전극의 제조방법.
- 제1항에 있어서, 상기 도프트 비정질 실리콘은 LP-CVD 방법에 의하여 580±10℃에서 SiH4, PH3가스를 주된 가스로 하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 전극의 제조방법.
- 제2항에 있어서, 상기 도프트 비정질 실리콘의 두께는 500±10Å인 것을 특징으로 하는 반도체 소자의 캐패시터 전극의 제조방법.
- 제1항에 있어서, 상기 도핑되지 않은 폴리실리콘은 610±10℃정도의 온도에서 SiH4가스를 열분해하여 형성되는 것을 특징으로 하는반도체 소자의 캐패시터 전극의 제조방법.
- 제4항에 있어서, 상기 도프트 비정질 실리콘의 두께는 500±10Å인 것을 특징으로 하는 반도체 소자의 캐패시터 전극의 제조방법.
- 제1항에 있어서, 상기 번갈아 형성된 도프트 비정질 실리콘과 도핑되지 않은 폴리실리콘으로 이루어진 저장 전극용 제1실리콘층 두께는 3000 내지 4000Å인 것을 특징으로 하는 반도체 소자의 캐패시터 전극의 제조방법.
- 제1항에 있어서, 상기 제1실리콘층 상부에 형성된 제2실리콘츠의 두께는 1000±100Å 정도로 적층하는 것을 특징으로 하는 반도체 소자의 캐패시터 전극의 제조방법.
- 제1항에 있어서, 상기 전극의 크기를 한정하기 위한 식각 단계에서 식각 용액으로 NH4OH/H2O를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 전극의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048294A KR970053999A (ko) | 1995-12-11 | 1995-12-11 | 반도체 소자의 캐패시터 전극의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048294A KR970053999A (ko) | 1995-12-11 | 1995-12-11 | 반도체 소자의 캐패시터 전극의 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970053999A true KR970053999A (ko) | 1997-07-31 |
Family
ID=66594500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048294A KR970053999A (ko) | 1995-12-11 | 1995-12-11 | 반도체 소자의 캐패시터 전극의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970053999A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498604B1 (ko) * | 1997-12-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체 소자의 전하 저장 전극 형성 방법 |
-
1995
- 1995-12-11 KR KR1019950048294A patent/KR970053999A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498604B1 (ko) * | 1997-12-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체 소자의 전하 저장 전극 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3604525B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| KR0141950B1 (ko) | 반도체소자의 제조방법 | |
| KR960003004B1 (ko) | 반도체 메모리셀의 캐패시터 전극 제조방법 | |
| KR970053999A (ko) | 반도체 소자의 캐패시터 전극의 형성방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0151257B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR950004524A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR920003557A (ko) | 반도체 장치 및 그 방법 | |
| KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
| KR0166839B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR970054000A (ko) | 반도체 소자의 캐패시터 전극의 형성방법 | |
| KR960043154A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR100269608B1 (ko) | 캐패시터 형성방법 | |
| KR970000220B1 (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| KR970054100A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960030414A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR940012625A (ko) | 커패시터 제조방법 | |
| KR940001407A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR970003981A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970052285A (ko) | 반도체 소자의 전하 저장 전극 형성방법 | |
| KR950021521A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970053934A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR970024178A (ko) | 캐패시터의 전하저장 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |