KR970024178A - 캐패시터의 전하저장 전극 형성 방법 - Google Patents
캐패시터의 전하저장 전극 형성 방법 Download PDFInfo
- Publication number
- KR970024178A KR970024178A KR1019950034842A KR19950034842A KR970024178A KR 970024178 A KR970024178 A KR 970024178A KR 1019950034842 A KR1019950034842 A KR 1019950034842A KR 19950034842 A KR19950034842 A KR 19950034842A KR 970024178 A KR970024178 A KR 970024178A
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- storage electrode
- polysilicon
- forming
- depositing
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 전하저장 전극은 공정이 길고 복잡하며 제조기술이 어려워 불량을 많이 일으키고 구조적으로도 불안정하고 또한 충분한 용량도 가지기 어렵다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
전하저장 전극의 모양을 용이하게 형성하기 위한 산화막으로 식각률이 높은 것을 이용하여 공정시간을 줄이고 견고한 구조를 이루는 캐패시터의 전하저장 전극을 제조하고자 함.
4. 발명의 중요한 용도
반도체 소자의 캐패시터의 전하저장 전극을 형성하는데 이용됨
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 반도체 소자의 캐패시터의 전하저장 전극 형성 방법에 따른 공정도.
Claims (6)
- 반도체 소자의 캐패시터의 전하저장 전극을 제조하는 방법에 있어서, 반도체 기판에 소자 분리막 및 모스 트랜지스터가 형성된 구조 상에 평탄화된 층간절연막을 형성하고 열산화막을 형성하는 단계와, 전하저장 전극을 형성하기 위한 콘택홀을 형성하고 상기 콘택홀의 측벽에 스페이서 산화막을 형성하여 폴리실리콘층의 누전을 방지하는 단계와, 전하저장 전극용 제1폴리실리콘을 증착하는 단계와, 전하저장 전극의 모양을 용이하게 형성하기 위한 오존-인유리막을 증착하는 단계와, 전하저장 전극의 일부를 정의하기 위한 제1포토레지스트 패턴을 형성하고 상기 제1포토레지스트 패턴을 식각베리어로 이용하여 상기 오존-인유리막과 상기 제1폴리실리콘층을 식각하는 단계와, 전하저장 전극용 제2폴리실리콘을 증착하는 단계와, 상기 오존-인유리막의 일부 영역이 오픈된, 전하저장 전극을 정의하기 위한 제2포토레지스트 패턴을 형성하고 상기 제2포토레지스트 패턴을 식각 배리어로 이용하여 상기 제2폴리실리콘을 식각하는 단계 및 잔류 포토레지스트를 제거한 후, 상기 오존-인유리막층 을 습식식각하는 단계를 포함하여 이루어진 것을 특징으로 하는 캐패시터의 전하저장 전극 형성 방법.
- 제1항에 있어서, 상기 제1 및 제2폴리실리콘층의 두께는 약 900Å 내지 1100Å인 것을 특징으로 하는 캐패시터의 전하저장 전극 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 제1 및 제2폴리실리콘은 약 575℃ 내지 585℃온도, 100mTorr 압력에서 약 100㎤ 내지 200㎤의 실란가스를 이용하여 증착하여 반구형 입자 폴리실리콘층인 것을 특징으로 하는 캐패시터의 전하저장 전극 형성 방법.
- 제1항에 있어서, 상기 오존-인유리막의 증착하는 두께는 약 4000Å 내지 5000Å인 것을 특징으로 하는 캐패시터의 전하저장 전극 형성 방법.
- 제1항에 있어서, 상기 제1 및 제2폴리실리콘을 증착하는 두께는 약 1100Å 내지 1300Å인 것을 특징으로 하는 캐패시터의 전하저장 전극 형성 방법.
- 제5항에 있어서, 상기 제1 및 제2폴리실리콘을 증착하는 각 단계 이후에 열산화시키고, 형성된 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 전하저장 전극 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034842A KR970024178A (ko) | 1995-10-11 | 1995-10-11 | 캐패시터의 전하저장 전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034842A KR970024178A (ko) | 1995-10-11 | 1995-10-11 | 캐패시터의 전하저장 전극 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970024178A true KR970024178A (ko) | 1997-05-30 |
Family
ID=66583550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034842A KR970024178A (ko) | 1995-10-11 | 1995-10-11 | 캐패시터의 전하저장 전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970024178A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431819B1 (ko) * | 1999-12-30 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
-
1995
- 1995-10-11 KR KR1019950034842A patent/KR970024178A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431819B1 (ko) * | 1999-12-30 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011653B1 (ko) | 디램 셀 및 그 제조방법 | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| KR970063744A (ko) | 메모리 셀내에 적층 캐패시터의 원통형 저장 노드를 제조하는 방법 | |
| JPH09213903A (ja) | 半導体記憶装置の製造方法 | |
| JP2712926B2 (ja) | 半導体記憶装置の製造方法 | |
| KR970024178A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| JP2704557B2 (ja) | スタックドキャパシタセルを有する半導体装置 | |
| JPH03259566A (ja) | メモリ装置の製造方法 | |
| KR970024139A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| JP2956234B2 (ja) | 半導体メモリ装置とその製造方法 | |
| KR100271792B1 (ko) | 캐패시터형성방법 | |
| KR0143347B1 (ko) | 반도체기억장치 제조방법 | |
| KR950012031B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR970024179A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| TW465035B (en) | Manufacture method of extremely narrow bit line without sidewall spacer | |
| JPH0563152A (ja) | 半導体装置およびその製造方法 | |
| KR20010063079A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR960002852A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054026A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| JPH0575058A (ja) | 半導体装置の製造方法 | |
| KR970053951A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR970018585A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| KR960015939A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940010347A (ko) | 캐비티-캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |