KR960015939A - 반도체소자의 캐패시터 제조방법 - Google Patents

반도체소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR960015939A
KR960015939A KR1019940027922A KR19940027922A KR960015939A KR 960015939 A KR960015939 A KR 960015939A KR 1019940027922 A KR1019940027922 A KR 1019940027922A KR 19940027922 A KR19940027922 A KR 19940027922A KR 960015939 A KR960015939 A KR 960015939A
Authority
KR
South Korea
Prior art keywords
forming
conductive layer
layer
film
bit line
Prior art date
Application number
KR1019940027922A
Other languages
English (en)
Other versions
KR0146245B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940027922A priority Critical patent/KR0146245B1/ko
Publication of KR960015939A publication Critical patent/KR960015939A/ko
Application granted granted Critical
Publication of KR0146245B1 publication Critical patent/KR0146245B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로서, 비트라인의 표면을 감싸는 제1플레이트전극을 형성하고, 다수의 다결정실리콘층 패턴으로된 원통형 전하보존전극의 적에도 상기 제1플레이트전극과 연결되는 제2플레이트전극을 형성하여 표면적이 증가된 캐패시터롤 형성하였으므로, 정전용량이 증가되어 소자동작이 신뢰성이 증가되고 소자의 고집적화에 유리하다.

Description

반도체소자의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2H도는 본 발명의 일실시예에 따른 반도체소자의 캐패시터 제조 공정도,
제3도는 본 발명의 다믄 실시예에 따른 반도체소자의 캐패시터 제조단계의 단면도.

Claims (8)

  1. 반도체기판상에 소자분리를 위한 필드산화막과 게이트산화막과 게이트전극 및 화산영역이 형성되어 있는 구조의 전표면에 식각장벽층을 형성하는 공정과, 상기 식각장벽층에 평탄화층을 형성하는 공정과, 상기 반도체 기판에서 비트라인 콘택으로 예정되어 있는 부분상의 평단화층과 식각장벽층을 제거하여 비트라인 콘택홀을 형성하는 공정과. 상기 비트라인 콘댁홀을 통하여 반도체기판과 접촉되는 비트라인을 형성하는 공정과, 상기 평탄화층을 제거하여 비트라인을 노출시키는 공정과, 상기 구조의 전표면에 절연막을 형성하는 공정과, 상기 절연막상에 제1도전층을 형성하는 공정과, 상기 반도체기판에서 전하보존전극 콘택으로 예정되어 있는 부분보다 넓은 폭으로 제1도전층을 식각하여 상기 절연막을 노출시키는 제1도전층 패턴을 형성하는 공정과, 상기 구조의 전표면에 제1유전막을 형성하는 공정과, 상기 제1유전막상에 제2도전층을 형성하는 공정과, 상기 반도체기판에서 전하보존전극 콘택으로 예정되어 있는 부분상의 제2도전층에서 식각장벽층까지 순차적으로 제거하는 반도체기관을 노출시키는 전하보존전극 콘택홀을 형성하는 공정과, 상기 전하보존전극 콘택홀을 통하여 반도체기판과 접촉되며, 상기 제2도전층과 중첩되는 제3도전층들 상기 구조의 전표면에 형성하는 공정과, 상기 제3 및 제2도전층에서 예정된 부분을 제거하는 각각의 전하보전전극으로 고립시키는 공정과, 상기 제3도전층의 상측에서 중첩되며 원통형의 측벽을 갖는 제4도전층 패턴을 형성하여 상기 제2, 제3 및 제4도전층 패턴으로 구성되는 전하보존전극을 형성하는 공정과, 상기 구조의 전표면에 제2유전막을 형성하는 공정과, 상기 제2유전막의 적에 제5도전층을 형성하는 공정과, 상기 비트라인 상측의 제5도전층과 제2유전막을 순차적으로 제거하여 제1도전용 패턴을 노출시키는 공정과, 상기 노출되어 있는 제1도전층 패턴과 접촉되고 상기 제5도전층과 중첩되는 제6도전층을 형성하여 플레이트전극을 구성하는 공정을 구비하는 반도체소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 식각장벽층을 산화막과 질화막의 적층 구조로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 비트라인의 저항을 감소시키기 위하여 중간절연막이 제거되어 노출되는 비트라인의 표면에 Mo, Ti, Ta, Cr 및 Nb로 이루어지는 군에서 임의로 선택되는 하나의 전이금속으로된 실리사이드막을 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  4. 제1항에 있어서, 상기 중간절연막이 제거되어 노출되는 비트라인의 적에 선택적 W실리사이드막을 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  5. 제1항에 있어서, 상기 절연막을 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  6. 제1항에 있어서, 상기 제1 내지 제6도전층을 다검정실리콘층으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  7. 제1항에 있어서, 상기 제1 및 제2유전막을 산화막의 단층 구조나 산화막-필화막-산화막의 적층 구조로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  8. 제1항에 있어서, 상기 제1도전층 패턴 형성을 위한 식각 공정을 습식 등방성식각으로 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940027922A 1994-10-28 1994-10-28 반도체 소자의 캐패시터 제조방법 KR0146245B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940027922A KR0146245B1 (ko) 1994-10-28 1994-10-28 반도체 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027922A KR0146245B1 (ko) 1994-10-28 1994-10-28 반도체 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR960015939A true KR960015939A (ko) 1996-05-22
KR0146245B1 KR0146245B1 (ko) 1998-08-01

Family

ID=19396336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027922A KR0146245B1 (ko) 1994-10-28 1994-10-28 반도체 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR0146245B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400285B1 (ko) * 1996-12-23 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400285B1 (ko) * 1996-12-23 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR0146245B1 (ko) 1998-08-01

Similar Documents

Publication Publication Date Title
KR930015010A (ko) 반도체 기억장치의 전하저장전극 제조방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR960002851A (ko) 반도체소자의 캐패시터 제조방법
KR960006030A (ko) 반도체소자의 캐패시터 제조방법
KR960015939A (ko) 반도체소자의 캐패시터 제조방법
US5149668A (en) Method of preventing storage node to storage node shorts in fabrication of memory integrated circuitry having stacked capacitors and stacked capacitor memory integrated circuits
KR960015940A (ko) 반도체소자의 캐패시터 제조방법
KR950004524A (ko) 캐패시터의 전하저장전극 형성방법
KR100328704B1 (ko) 디램셀제조방법
KR100227632B1 (ko) 캐패시터 구조 및 그 제조방법
KR100491420B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR960011665B1 (ko) 반도체 소자용 적층 캐패시터 형성방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR970053982A (ko) 반도체 메모리장치 및 그 제조방법
KR970024146A (ko) 캐패시터의 전하저장 전극 형성 방법
KR960002827A (ko) 반도체 소자의 캐패시터 제조방법
KR970003965A (ko) 캐패시터의 전하저장 전극 형성 방법
KR960026657A (ko) 캐패시터 형성방법
KR950034630A (ko) 반도체소자의 저장전극 형성방법
KR960006001A (ko) 반도체소자의 캐패시터 제조방법
KR970054031A (ko) 반도체 소자의 캐패시터 제조 방법
KR19990004656A (ko) 반도체 소자의 캐퍼시터 제조방법
KR950025997A (ko) 반도체소자의 캐패시터 제조방법
KR970054060A (ko) 반도체 메모리 장치의 커패시터 제조방법
KR19990003545A (ko) 반도체 소자의 캐퍼시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee