KR970054031A - 반도체 소자의 캐패시터 제조 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야

반도체 소자의 캐패시터 제조방법

2. 발명이 해결하려고 하는 기술적 과제

반도체 소자에서의 캐패시터 용량을 증대시키고자 함.

3. 발명의 해결방법의 요지

반도체 소자의 층간 절연막인 산화막에 트렌치를 형성하고, 그 위에 전하저장 전극을 형성하므로써, 전하저장 전극의 표면적을 증가시켜 캐패시턴스를 증가시킬 수 있는 캐패시터 제조 방법을 제공하고자 함.

4. 발명의 중요한 용도

고집적 반도체 소자, 특히 DRAM 소자 제조에 이용됨.

Description

반도체 소자의 캐패시터 제조

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2A도 내지 제2F도는 본 발명의 한 실시예에 따를 캐패시터 제조 방법의 공정 단면도.

Claims (2)

1. 반도체 소자의 캐패시터를 제조하는 방법에 있어서, 반도체 기판상에 모스 트랜지스터와 비트 라인이 형성되어 있는 전체 구조 상부에 층간 절연을 위한 산화막을 소정의 두꼐로 증착하는 단계와, 콘택홀이 형성될 부분 양옆쪽의 상기 산화막에 소정의 트렌치를 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 식각 베리어로 이용한 식각 공정을 통해 상기 산화막에 소정 깊이의 트렌칠르 형성하는 단계와, 잔류 포토레지스트를 제거한 다음, 다시 콘택홀 형성을 위한 제2포토레지스트 패턴을 형성하는단계와, 상기 제2포토레지스트 패턴을 식각 배리어로 이용한 식각 공정을 통해 콘택홀을 형성하고 잔류 포토레지스트를 제거하는 단계와, 전체 구조 상부에 전하저장 전극용 폴리실리콘을 증착하는단계와, 마스크 및 식각공정을 통해 전하저장 전극을 정의하는 단계, 및 유전막과 플레이트 전극용 폴리실리콘을 차례로 증착하는 단계를 포함해서 이루어진 캐패시터 제조 방법.
2. 반도체 소자의 캐패시터를 제조하는 방법에 있어서, 반도체 기판상에 모스 트랜지스터와 비트 라인이 형성되어 있는 전체 구조 상부에 제1산화막과 제1폴리실리콘을 차례로 증착하는 단계와, 콘택홀이 형성될 부분 양옆쪽의 트렌치를 형성하고자 하는 부분에만 폴리실리콘이 잔류하도록 마스크 및 식각 공정을 실시하는 단계와, 전체 구조 상부에 제2산화막을 소정의 두께로 증착하고, 그 위에 포토레지스트를 도포하는 단계와, 콘택홀이 형성될 부분과, 상기 트렌치를 형성하고자 하는 부분만 오픈되도록 포토레지스트 패턴을 형성하는 단계와 상기 포토레지스트 패턴을 식각 배리어로 이용한 식각 공정을 통해 콘택홀과 트렌치를 동시에 형성하는 단계와, 잔류 포토레지스트를 제거한 다음, 전체 구조 상부에 전하저장 전극용 폴리실리콘을 증착하는 단계와, 마스크 및 식각 공정을 통해 전하저장 전극을 정의하는 단계, 및 유전막과 플레이트 전극용 폴리실리콘을 차례로 증착하는 단계를 포함해서 이루어진 캐패시터 제조 방법.

   ※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.