KR970053888A - 캐패시터의 전하 저장 전극 형성 방법 - Google Patents

캐패시터의 전하 저장 전극 형성 방법 Download PDF

Info

Publication number
KR970053888A
KR970053888A KR1019950047086A KR19950047086A KR970053888A KR 970053888 A KR970053888 A KR 970053888A KR 1019950047086 A KR1019950047086 A KR 1019950047086A KR 19950047086 A KR19950047086 A KR 19950047086A KR 970053888 A KR970053888 A KR 970053888A
Authority
KR
South Korea
Prior art keywords
forming
charge storage
storage electrode
capacitor
oxide layer
Prior art date
Application number
KR1019950047086A
Other languages
English (en)
Inventor
이희기
송정우
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950047086A priority Critical patent/KR970053888A/ko
Publication of KR970053888A publication Critical patent/KR970053888A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 소자의 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
반도체 소자가 고집적화됨에 따라 캐패시터가 차지할 수 있는 면적은 줄어들고 있지만, 캐패시터는 소자를 동작시키기에 충분한 전하 용량을 수용할 수 있어야 한다. 그런데 종래의 방법으로는 좁은 공간에서 충분한 전하 용량을 가지면서 소자를 고집적화하는데는 한계가 있었고 제조 공정이 복잡하였다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
전하 저장 전극의 중앙에 빈 공간이 형성되도록 하는 간단한 공정으로 고용량의 캐패시터 전하 저장 전극을 형성하고자 함.
4. 발명의 중요한 용도
캐패시터의 전하 저장 전극 형성 방법.
※ 선택도 : 제1D도

Description

캐패시터의 전하 저장 전극 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 캐패시터의 전하 저장 전극 형성 방법에 따른 공정도.

Claims (1)

  1. 캐패시터의 전하 저장 전극 형성 방법에 있어서, 반도체 기판에 소자 분리막과 모스 트랜지스터와 층간 절연막 및 질화막이 형성된 구조 상에 캐패시터를 형성하기 위한 콘택 홀을 형성하고 전하 저장 전극을 형성하기 위한 제1폴리실리콘을 증착하는 단계와, 전하 저장 전극의 모양 형성을 용이하게 하기 위한 희생 산화막 2을 증착한 후, 상기 희생 산화막을 정의하기 위한 제1포토레지스트 패턴을 형성하고 상기 제1포토레지스트 패턴을 식각 베리어로 이용하여 상기 희생 산화막을 식각하는 단계와, 잔류 포토레지스트를 제거하고 전하 저장 전극을 형성하기 위한 제2폴리실리콘을 증착하는 단계와, 상기 희생 산화막 상부의 일부를 오픈시키고 형성될 전하 저장 전극의 크기를 정의하기 위한 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 식각 베리어로 이용하여 상기 제2 및 제1폴리실리콘을 건식 식각하는 단계와, 상기 희생 산화막을 습식 식각하고, 잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 캐패시터의 전하 저장 전극 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047086A 1995-12-06 1995-12-06 캐패시터의 전하 저장 전극 형성 방법 KR970053888A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047086A KR970053888A (ko) 1995-12-06 1995-12-06 캐패시터의 전하 저장 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047086A KR970053888A (ko) 1995-12-06 1995-12-06 캐패시터의 전하 저장 전극 형성 방법

Publications (1)

Publication Number Publication Date
KR970053888A true KR970053888A (ko) 1997-07-31

Family

ID=66593633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047086A KR970053888A (ko) 1995-12-06 1995-12-06 캐패시터의 전하 저장 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR970053888A (ko)

Similar Documents

Publication Publication Date Title
US5273925A (en) Method of fabricating semiconductor memory device having a cylindrical capacitor electrode
KR970063744A (ko) 메모리 셀내에 적층 캐패시터의 원통형 저장 노드를 제조하는 방법
US6602749B2 (en) Capacitor under bitline (CUB) memory cell structure with reduced parasitic capacitance
US6548348B1 (en) Method of forming a storage node contact hole in a porous insulator layer
US6211008B1 (en) Method for forming high-density high-capacity capacitor
KR940016806A (ko) 반도체 기억장치의 커패시터 및 그 제조방법
US6261900B1 (en) Method for fabricating a DRAM capacitor
KR970053888A (ko) 캐패시터의 전하 저장 전극 형성 방법
KR950007098A (ko) 디램셀 제조방법
KR970063746A (ko) 반도체 장치 및 그 제조 방법
KR950026042A (ko) 적층 캐패시터 제조방법
KR970024207A (ko) 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device)
KR970024212A (ko) 반도체 소자의 캐패시터 제조 방법
KR970003965A (ko) 캐패시터의 전하저장 전극 형성 방법
KR970054029A (ko) 캐패시터의 전하저장 전극 형성 방법
KR970024179A (ko) 캐패시터의 전하저장 전극 형성 방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR970003966A (ko) 반도체 소자의 캐패시터 제조 방법
KR970003531A (ko) 반도체 소자의 캐패시터 형성을 위한 콘택홀 형성방법
KR940016766A (ko) 반도체 소자의 캐패시터 제조방법
KR930011260A (ko) 표면적이 증대된 전하저장 전극 제조방법
KR19980054507A (ko) 반도체 장치의 캐패시터 형성방법
KR970054031A (ko) 반도체 소자의 캐패시터 제조 방법
KR970054026A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR970053929A (ko) 캐패시터의 전하저장 전극 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid