KR940016806A - 반도체 기억장치의 커패시터 및 그 제조방법 - Google Patents
반도체 기억장치의 커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR940016806A KR940016806A KR1019920027337A KR920027337A KR940016806A KR 940016806 A KR940016806 A KR 940016806A KR 1019920027337 A KR1019920027337 A KR 1019920027337A KR 920027337 A KR920027337 A KR 920027337A KR 940016806 A KR940016806 A KR 940016806A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- conductive layer
- charge storage
- entire surface
- storage electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000003860 storage Methods 0.000 claims abstract 16
- 238000004321 preservation Methods 0.000 claims abstract 6
- 210000001747 pupil Anatomy 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims 4
- 238000000059 patterning Methods 0.000 claims 4
- 239000011148 porous material Substances 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229940014144 folate Drugs 0.000 abstract 1
- OVBPIULPVIDEAO-LBPRGKRZSA-N folic acid Chemical compound C=1N=C2NC(N)=NC(=O)C2=NC=1CNC1=CC=C(C(=O)N[C@@H](CCC(O)=O)C(O)=O)C=C1 OVBPIULPVIDEAO-LBPRGKRZSA-N 0.000 abstract 1
- 235000019152 folic acid Nutrition 0.000 abstract 1
- 239000011724 folic acid Substances 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 기억장치 및 그 제조방법에 관한 것으로, 특히, 모스 트랜지스터의 소오스와 연결되고 횡방향으로 게이트전극 및 워드선 상부까지 확장한 판넬모양의 제1차 전하보본전극, 그 밑면이 사이 제1차 전하보존전극의 일표면과 접하는 소정의 높이의 원통모양의 제2차 전하보존전극 및, 그 내부에 원통을 가로지르는 판넬 모양의 동공이 두개 형성되어 있고, 이 동공을 제외한 상기 원통 내부 전체에 형성되어 있는 제3차 전하 보존전극으로 구성된 전하보존전극, 동고의 전표면 및, 표면으로 드러난 전하보존 전극 전표면에 형성된 유전체막 및, 유전체막 전표면에 형성된 폴레이트전극으로 구성된 반도체 기억장치의 커패시터 구조 및 그 제조방법을 제공한다. 따라서, 고집적화에 알맞은 전하보존 용량을 획득할 수 있어 기억소자의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 기억장치의 커패시터 제조방법에 의해 제조된 반도체 기억장치를 도시한 단면도, 제3A도 내지 제3G도는 본 발명에 의한 반도체 기억장치의 커패시터.
Claims (8)
- 모스 트랜지스터의 소오스와 연결되고 횡방향으로 게이트 전극 및 워드선 상부까지 확장된 판넬모양의 제1차 전하보본전극, 그 밑면이 상기 제1차 전하보존전극의 일표면과 접하는 소정의 높이의 원통모양의 제2차 전자보존전극 및, 그 내부에 원통을 가로지르는 판넬 모양의 동공이 두개 형성되어 있고, 이 동공을 제외한 상기 원통 내부 전체에 형성되어 이쓴 제3차 전하 보존전극으로 구성된 전하보존전극, 동공의 전표면 및, 표면으로 드러난 전하보존전극 전표면에 형성된 유전체막 및, 유전체막 전표면에 형성된 플레이트전극을 포함하는 것을 특징으로 하는 반도체 기억장치의 커패시터 구조.
- 제1항에 있어서, 상기 원통의 상단부는 횡방향으로 확장되어 있는 것을 특징으로 하는 반도체 기억장치의 커패시터 구조.
- 소오스, 드레인 및 게이트전극으로 구성된 모스 트랜지스터의 소오스의 일부가 노출되어 있는 반도체기판 전면에 제1의 도전층을 증착한 후 각 셀단위로 한정되도록 패터닝함으로써 제1차 전하보존전극을 형성하는 제1공정, 결과물 전표면에 소정두께의 절연층을 형성한 후 제1차 전하보존전극의 일 표면이 노출되도록 상기 제1의 절연층을 선택적으로 식각하는 제2공정, 결과물 전표면에 제2의 도전층을 증착하는 제3공정, 결과물 전표면에 소정두께의 희색절연막을 형성한 후 일측 변이 상기 제2차 전하보존전극내에 포함되는 크기의 도랑을 이 희생 절연막에 형성하는 제4공정, 도랑 측벽에 제3도전층으로 된 스페이서를 형성하는 제5공정, 이 스페이서를 식각마스크로 하여 희생절연막을 이방성식각하여 선택적으로 제거함으로써 희생절연막으로 형성된 판넬을 제2의 도전층에 의해 생긴 곡(曲)부분 내에 형성하는 제6공정, 결과물 전표면에 제4의 도전층을 증착한 후 각 셀 단위로 한정되도록 패터닝함으로써 제3차 전하보존전극을 형성하는 제7공정, 남은 희생절연막을 제거함으로써 상기 판넬을 판넬 모양의 동공으로 만드는 제8공정, 제2의 도전층을 각 셀 단위로 한정되도록 패터닝하여 제2차 전하보존전극을 형성함으로써 제1차 전하보존전극, 제2차 전하보존전극 및 제3차 전하보존전극으로 구성된 전하보존전극을 완성하는 제9공정, 전하보존전극 및 표면에 유전체막을 형성하는 제10공정 및, 유전체막 전표면에 제5의 도전층을 증착하여 플레이트전극을 형성하는 제11공정을 포함하는 것을 특징으로 하는 반도체 기억장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제1의 도전층, 제2의 도전층, 제3층의 도전층, 제4의 도전층 및 제5의 도전층은 불순물이 주입된 다결정실리콘으로 구성되고, 상기 절연층을 산화막으로 구성되며, 상기 희생절연막은 PSG로 구성되는 것을 특징으로 하는 반도체 기억장치의 커패시터 제조방법.
- 제3항 및 제4항 중 어느 한 항에 있어서, 상기 희생절연막을 두층으로 형성하는 것을 특징으로 하는 반도체 기억장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 도랑은 희생절연막을 구성하는 두층 중 상부층에 형성하는 것을 특징으로 하는 반도체 기억장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 도랑은 희생절연막을 구성하는 두층 중 상부층에 형성하는 것을 특징으로 하는 반도체 기억장치의 커패시터 제조방법.
- 제3항에 있어서, 제2의 도전층 및 제4의 도전층을 각 셀 단위로 한정되도록 패터닝하여 각각 제2차 전하보존전극 및 제3차 전하보존전극을 형성하는 공정은, 하나의 마스크 및 하나의 감광막패턴을 이용하여 진행하는 것을 특징으로 하는 반도체 기억장치의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027337A KR960006718B1 (ko) | 1992-12-31 | 1992-12-31 | 반도체 기억장치의 커패시터 및 그 제조방법 |
| JP5338046A JP2648448B2 (ja) | 1992-12-31 | 1993-12-28 | 半導体記憶装置のキャパシター製造方法 |
| US08/174,322 US5372965A (en) | 1992-12-31 | 1993-12-30 | Method for fabricating capacitor of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027337A KR960006718B1 (ko) | 1992-12-31 | 1992-12-31 | 반도체 기억장치의 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016806A true KR940016806A (ko) | 1994-07-25 |
| KR960006718B1 KR960006718B1 (ko) | 1996-05-22 |
Family
ID=19348501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920027337A KR960006718B1 (ko) | 1992-12-31 | 1992-12-31 | 반도체 기억장치의 커패시터 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5372965A (ko) |
| JP (1) | JP2648448B2 (ko) |
| KR (1) | KR960006718B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960009998B1 (ko) * | 1992-06-08 | 1996-07-25 | 삼성전자 주식회사 | 반도체 메모리장치의 제조방법 |
| KR950014980A (ko) * | 1993-11-19 | 1995-06-16 | 김주용 | 반도체 소자의 캐패시터 형성방법 |
| US5452244A (en) * | 1994-08-10 | 1995-09-19 | Cirrus Logic, Inc. | Electronic memory and methods for making and using the same |
| US5543345A (en) * | 1995-12-27 | 1996-08-06 | Vanguard International Semiconductor Corp. | Method for fabricating crown capacitors for a dram cell |
| US5712202A (en) * | 1995-12-27 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method for fabricating a multiple walled crown capacitor of a semiconductor device |
| GB2321776A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Method of fabricating a stacked capacitor |
| US5796138A (en) * | 1996-08-16 | 1998-08-18 | United Microelectronics Corporation | Semiconductor memory device having a tree type capacitor |
| GB2321772A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | A method of fabricating a semiconductor memory device |
| GB2321777A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Stacked capacitor fabrication method |
| TW468276B (en) * | 1998-06-17 | 2001-12-11 | United Microelectronics Corp | Self-aligned method for forming capacitor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008583B1 (ko) * | 1990-10-25 | 1993-09-09 | 현대전자산업주식회사 | 스택캐패시터 및 그 제조방법 |
-
1992
- 1992-12-31 KR KR1019920027337A patent/KR960006718B1/ko not_active IP Right Cessation
-
1993
- 1993-12-28 JP JP5338046A patent/JP2648448B2/ja not_active Expired - Fee Related
- 1993-12-30 US US08/174,322 patent/US5372965A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232365A (ja) | 1994-08-19 |
| JP2648448B2 (ja) | 1997-08-27 |
| US5372965A (en) | 1994-12-13 |
| KR960006718B1 (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016806A (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
| KR930005211A (ko) | Dram셀 및 그 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR0151257B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR100369484B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR0143711B1 (ko) | 반도체 소자의 전하저장전극 제조 방법 | |
| KR970000223B1 (ko) | 디램(dram)셀 커패시터 구조 및 제조방법 | |
| KR0132747B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR910008123B1 (ko) | 2중 적층커패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR960006721B1 (ko) | 스택 캐패시터 제조방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR950008248B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980054507A (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR100232205B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR960003859B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970053888A (ko) | 캐패시터의 전하 저장 전극 형성 방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR970053887A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR960026836A (ko) | 캐패시터 형성방법 | |
| KR970054026A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR940016834A (ko) | 적층 캐패시터 제조방법 | |
| KR960026656A (ko) | 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |