KR930005211A - Dram셀 및 그 제조방법 - Google Patents

Dram셀 및 그 제조방법 Download PDF

Info

Publication number
KR930005211A
KR930005211A KR1019910014375A KR910014375A KR930005211A KR 930005211 A KR930005211 A KR 930005211A KR 1019910014375 A KR1019910014375 A KR 1019910014375A KR 910014375 A KR910014375 A KR 910014375A KR 930005211 A KR930005211 A KR 930005211A
Authority
KR
South Korea
Prior art keywords
protrusion
forming
charge storage
substrate
storage electrode
Prior art date
Application number
KR1019910014375A
Other languages
English (en)
Other versions
KR940000513B1 (ko
Inventor
민위식
김재갑
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910014375A priority Critical patent/KR940000513B1/ko
Priority to US07/932,704 priority patent/US5270239A/en
Priority to JP4221550A priority patent/JP2553995B2/ja
Publication of KR930005211A publication Critical patent/KR930005211A/ko
Application granted granted Critical
Publication of KR940000513B1 publication Critical patent/KR940000513B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

DRAM셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명의 의해 DRAM셀을 제조하는 단계를 도시한 단면도.

Claims (4)

  1. DRAM셀에 있어서, 기판의 예정된 영역에 기판의 예정된 부분이 식각되지 않은 돌출부가 형성되고, 돌출부 둘레의 측벽에 게이트 산화막 및 게이트 전극이 형성되고, 돌출부 상부면에 소오스가 형성되고, 돌출부 하부면 둘레의 기판에 드레인이 형성되고, 게이트 전극과 하부기판 상부에 층간절연층이 형성되고, 돌출부의 소오스에 접속된 전하저장전극이 돌출부를 둘러싼 구조로 형성되고, 전하저장전극상부에 유전체막이 형성되고, 유전체막 상부에 플레이트 전극이 형성된 구조로 이루어지는 것을 특징으로 하는 DRAM셀.
  2. DRAM셀 제조방법에 있어서, 반도체 기판에 돌출부 마스크를 이용하여 예정된 영역을 남기고 다른 부분은 예정된 깊이 식각하여 돌출부를 형성하고 식각된 기판의 예정된 부분에 소자분리 산화막을 형성하는 단계와, 기판 저부 및 돌출부 표면에 게이트 산화막 및 게이트 전극용 도전층을 순차적으로 형성한다음 비등방성 식각으로 상기 게이트 전극용 도전층을 식각하여 돌출부 측벽에만 게이트 전극을 형성하는 단계와, 기판과는 다른 타입의 불순물을 이온주입시켜 돌출부 상부면은 소오스를, 기판 저부면에는 드레인을 각각 형성하는 단계와, 전체구조 상부에 층간절연층을 예정된 두께 형성 한다음, 그상부에 포토레지스트층을 도포하되 돌출부 상부의 층간절연층의 높이보다 두껍게하여 평탄하게 도포하는 단계와, 상기 포토레지스트층과 그 하부의 층간절연층의 식각선택비를 조정한후 포토레지스트층과 층간절연층을 동시에 식각하되, 돌출부의 소오스가 노출되도록 식각하는 단계와, 제1차 전하저장전극용 도전층을 전체구조 상부에 예정된 두께 형성 한다음, 제1차 전하저장 마스크를 이용한 식각 공정으로 돌출부 상부의 층간절연층 상부면에만 선택적으로 소오스에 접속된 제1차 전하저장전극을 형성하는 단계와, 제1차 전하저장전극을 포함하는 전체구조에 제2차 전하저장 전극용 도전층을 형성한 다음, 비등방성 식각공정으로 상기 제2차 전하저장 전극용 도전층을 식각하여 돌출부 측벽의 층간절연층에만 선택적으로 남겨서 제1차 전하저장전극과 접속된 제2차전하저장전극을 형성하는 단계와, 상기 제1차 및 제2차 전하저장전극 상부면에 유전체막을 형성 한다음, 그 상부에 플레이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 DRAM셀 제조방법.
  3. 제2항에 있어서, 상기 돌출부를 형성할때 기판을 식각하는 깊이는 7000∼15000Å정도인 것을 특징으로 하는 DRAM셀 제조방법.
  4. 제2항에 있어서, 상기 포토레지스트층과 그 하부의 층간절연층의 식각선택비는 1 : 3내지 3 : 1인 것을 특징으로 하는 DRAM셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910014375A 1991-08-21 1991-08-21 Dram셀 및 그 제조방법 KR940000513B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910014375A KR940000513B1 (ko) 1991-08-21 1991-08-21 Dram셀 및 그 제조방법
US07/932,704 US5270239A (en) 1991-08-21 1992-08-19 Method for manufacturing a dynamic random access memory cell
JP4221550A JP2553995B2 (ja) 1991-08-21 1992-08-20 Ｄｒａｍセルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910014375A KR940000513B1 (ko) 1991-08-21 1991-08-21 Dram셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930005211A true KR930005211A (ko) 1993-03-23
KR940000513B1 KR940000513B1 (ko) 1994-01-21

Family

ID=19318831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014375A KR940000513B1 (ko) 1991-08-21 1991-08-21 Dram셀 및 그 제조방법

Country Status (3)

Country Link
US (1) US5270239A (ko)
JP (1) JP2553995B2 (ko)
KR (1) KR940000513B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362665A (en) * 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell
US6603168B1 (en) 2000-04-20 2003-08-05 Agere Systems Inc. Vertical DRAM device with channel access transistor and stacked storage capacitor and associated method
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
US20060046392A1 (en) * 2004-08-26 2006-03-02 Manning H M Methods of forming vertical transistor structures
US8058683B2 (en) * 2007-01-18 2011-11-15 Samsung Electronics Co., Ltd. Access device having vertical channel and related semiconductor device and a method of fabricating the access device
KR102519608B1 (ko) * 2016-07-12 2023-04-10 삼성전자주식회사 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682800B2 (ja) * 1985-04-16 1994-10-19 株式会社東芝 半導体記憶装置
JPS6372150A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp ダイナミツクｒａｍ
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
JPH01248557A (ja) * 1988-03-29 1989-10-04 Toshiba Corp 半導体記憶装置およびその製造方法
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
JPH02135777A (ja) * 1988-11-17 1990-05-24 Sony Corp 半導体メモリ
KR940005729B1 (ko) * 1989-06-13 1994-06-23 삼성전자 주식회사 디램셀의 제조방법 및 구조
US5162250A (en) * 1989-06-30 1992-11-10 Texas Instruments, Incorporated Method for interconnecting a filament channel transistor with a wordline conductor

Also Published As

Publication number Publication date
JPH05211312A (ja) 1993-08-20
US5270239A (en) 1993-12-14
KR940000513B1 (ko) 1994-01-21
JP2553995B2 (ja) 1996-11-13

Similar Documents

Publication Publication Date Title
KR930006930A (ko) 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
KR920022525A (ko) 디램셀의 캐패시터 제조 방법 및 그 구조
KR940002940A (ko) 반도체 접속장치 형성방법
KR930005211A (ko) Dram셀 및 그 제조방법
KR940016806A (ko) 반도체 기억장치의 커패시터 및 그 제조방법
KR910008123B1 (ko) 2중 적층커패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR950007098A (ko) 디램셀 제조방법
KR910010748A (ko) 적층형 캐패시터 및 제조방법
KR910008122B1 (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR950026042A (ko) 적층 캐패시터 제조방법
KR0135692B1 (ko) 반도체소자의 캐패시터 제조방법
KR950007106A (ko) 디램(dram)셀 커패시터 제조방법
KR0143347B1 (ko) 반도체기억장치 제조방법
KR0132747B1 (ko) 반도체 소자 및 그 제조방법
KR0126114B1 (ko) 반도체 메모리 장치 제조방법
KR930008884B1 (ko) 스택커패시터 셀 제조방법
KR920007791B1 (ko) Dram 셀의 스택캐패시터 제조방법
KR970010681B1 (ko) 2중 실린더 형태의 구조를 갖는 전하보존전극 제조방법
KR940004601B1 (ko) 클로우즈 핀 구조의 커패시터 제조방법
KR920010756B1 (ko) 자기정렬콘택 형성방법
KR940016769A (ko) 고집적 반도체기억장치의 전하보존전극 제조 방법
KR960019730A (ko) 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법
KR940016776A (ko) 열린 박스(box) 구조의 전하보존전극 제조 방법
KR19990061112A (ko) 반도체 소자의 캐패시터 형성방법
KR930001404A (ko) 반도체 장치의 캐패시터 제조방법 및 그 구조

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee